Генератор Verilog для модулярных операций по методу Квайна (малые числа)

Выберите модуль p (от 3 до 15): 3 4 5 6 7 8 9 10 11 12 13 14 15

Выберите операцию: Сумма по модулю Умножение по модулю

Таблица истинности

INDEX	a0	a1	b0	b1		x0	x1
0	0	0	0	0		0	0
1	1	0	0	0		1	0
2	0	1	0	0		0	1
3	1	1	0	0		x	x
4	0	0	1	0		1	0
5	1	0	1	0		0	1
6	0	1	1	0		0	0
7	1	1	1	0		x	x
8	0	0	0	1		0	1
9	1	0	0	1		0	0
10	0	1	0	1		1	0
11	1	1	0	1		x	x
12	0	0	1	1		x	x
13	1	0	1	1		x	x
14	0	1	1	1		x	x
15	1	1	1	1		x	x

Variables: 4

x0:
Minterms: 1 4 10
Dontcare: 3 7 11 12 13 14 15

x1:
Minterms: 2 5 8
Dontcare: 3 7 11 12 13 14 15

Время расчета x0: 0 секунд
1X00
001X
X1X1
Время расчета x1: 0 секунд
X100
1X1X
00X1
x0

	1000	0010	0101
1X00	X
001X		X
X1X1			X

x1

	0100	1010	0001
X100	X
1X1X		X
00X1			X

// Sum modulo 3 module sum_modulo_3 (A, B, X); input [1:0] A; input [1:0] B; output[1:0] X; assign X[0] = (A[0]&~B[0]&~B[1]) | (~A[0]&~A[1]&B[0]) | (A[1]&B[1]); assign X[1] = (A[1]&~B[0]&~B[1]) | (A[0]&B[0]) | (~A[0]&~A[1]&B[1]); endmodule module atest_bench(); reg [1:0] in1; reg [1:0] in2; wire [1:0] out; integer i, j, l, m, t; reg dummy; wire complete; integer fori, forj; sum_modulo_3 sm1(in1, in2, out); initial begin for (fori = 0; fori < 3; fori = fori + 1) begin for (forj = 0; forj < 3; forj = forj + 1) begin in1 = fori; in2 = forj; m = (fori + forj) % 3; #1 dummy = 1; $display ("!!! IN1=(%d) IN2=(%d) Res=(%d) Expect=(%d)", fori, forj, out, m); l = out; if (l != m) begin $display ("!!! Error (%d, %d)!!!", l, m); end #1 dummy = 1; end end end endmodule

---