Генератор умножителя для конвейерной реализации модулярного FIR-фильтра

// Length of filter: 4
// Module: 17 (Gamma = 13)
// Koeffs = (7, 5, 3, 6)
// Koeffs after DFT = (4, 8, 16, 0)


module lut_for_filter_2_pow_0 (koef_pos, out);
	input [1:0] koef_pos;
	output reg [4:0] out;
	always @ (koef_pos)
	case(koef_pos) 
		0: out = 4;
		1: out = 8;
		2: out = 16;
		3: out = 0;
		default: out = 0; 
	endcase 
endmodule


module lut_for_filter_2_pow_1 (koef_pos, out);
	input [1:0] koef_pos;
	output reg [4:0] out;
	always @ (koef_pos)
	case(koef_pos) 
		0: out = 8;
		1: out = 16;
		2: out = 15;
		3: out = 0;
		default: out = 0; 
	endcase 
endmodule


module lut_for_filter_2_pow_2 (koef_pos, out);
	input [1:0] koef_pos;
	output reg [4:0] out;
	always @ (koef_pos)
	case(koef_pos) 
		0: out = 16;
		1: out = 15;
		2: out = 13;
		3: out = 0;
		default: out = 0; 
	endcase 
endmodule


module lut_for_filter_2_pow_3 (koef_pos, out);
	input [1:0] koef_pos;
	output reg [4:0] out;
	always @ (koef_pos)
	case(koef_pos) 
		0: out = 15;
		1: out = 13;
		2: out = 9;
		3: out = 0;
		default: out = 0; 
	endcase 
endmodule


module lut_for_filter_2_pow_4 (koef_pos, out);
	input [1:0] koef_pos;
	output reg [4:0] out;
	always @ (koef_pos)
	case(koef_pos) 
		0: out = 13;
		1: out = 9;
		2: out = 1;
		3: out = 0;
		default: out = 0; 
	endcase 
endmodule

module mod_17_61 (in, out, clk);
	input clk;
	input [5:0] in;
	output reg [4:0] out;
	always @ (posedge clk)
	begin
		if (in < 5'd17)
		begin
			out = in;
		end
		else if (in < 6'd34)
		begin
			out = in - 5'd17;
		end
		else if (in < 6'd51)
		begin
			out = in - 6'd34;
		end
		else
		begin
			out = in - 6'd51;
		end
	end
endmodule



module mult_modulo_17 (koef_pos, in, out, clk);
	input clk;
	input [1:0] koef_pos;
	input [4:0] in;
	output [4:0] out;
	wire [4:0] arr [0:4];

	wire [5:0] interm;

	lut_for_filter_2_pow_0 lut0(koef_pos, arr[0]);
	lut_for_filter_2_pow_1 lut1(koef_pos, arr[1]);
	lut_for_filter_2_pow_2 lut2(koef_pos, arr[2]);
	lut_for_filter_2_pow_3 lut3(koef_pos, arr[3]);
	lut_for_filter_2_pow_4 lut4(koef_pos, arr[4]);
	assign interm = arr[0]*in[0] + arr[1]*in[1] + arr[2]*in[2] + arr[3]*in[3] + arr[4]*in[4];
	mod_17_61 modul (interm, out, clk);
endmodule

module atest_bench();
	reg clk;
	reg [4:0] in;
	reg [1:0] koef_pos;
	wire [4:0] out;

	integer l;
	reg dummy;
	integer i0, prev;

	mult_modulo_17 mm (koef_pos, in, out, clk);

	// One test. Ticks: 
	initial
	begin
		in = 15;
		koef_pos = 0;
		clk = 0;
		#1 dummy = 1;
		clk = 1;
		#1 dummy = 1;
		i0 = (4*15)%17;
		$display ("!!! Res=(%d) Expect=(%d)", out, i0);
		l = out;
		if (l != i0)
		begin
			$display ("!!! Error (%d, %d)!!!", i0, l);
		end
	end
endmodule

Описание:

* Коэффициенты для встроенного фильтра будут сформированы автоматически (в случае если установлена галочка). Количество коэффициентов 2ⁿ >= (L+M-1). В ином случае считается, что нолями фильтр уже дополнен.

* P - должно быть простым числом вида k*2ⁿ+1

* Предполагается что входные данные умножителя всегда меньше P, поскольку приходят с соответствующего модулярного канала

* Если данные выйдут за 32 бита, корректность пока не гарантируется