Генератор Verilog универсального обратного преобразователя для произвольных взаимнопростых модулей
* - Модули должны быть взаимнопросты
Описание:
- Используем CRT2 для создания конвеерного обратного преобразователя.
- Количество уровней конвеера равно log
2 от количества модулей
- Конвеерная и комбинационные реализации отличаются не сильно, поэтому есть возможность сгенерировать нужную
- Менее эффективен, чем оптимизированные преобразователи для специальных систем модулей
- Внутренние операции в каждом из модулей не оптимизированны, т.е. возможна более эффективная реализация
- UPD 2015.05.21: Добавлена поддержка динамических диапазонов больших размерностей (до 2048 бит)