module TopLevel74283 ( C0, A, B, S, C4 );
  input [3:0] A;
  input [3:0] B;
  output [3:0] S;
  input C0;
  output C4;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28, n29, n30,
         n31, n32, n33, n34, n35, n36, n37, n38, n39, n40, n41;

  INV_X4 U1 ( .A(n25), .ZN(n17) );
  NOR2_X2 U2 ( .A1(B[2]), .A2(n2), .ZN(n16) );
  INV_X4 U3 ( .A(A[2]), .ZN(n1) );
  INV_X8 U4 ( .A(n1), .ZN(n2) );
  OR2_X2 U5 ( .A1(n5), .A2(n7), .ZN(n3) );
  OAI21_X2 U6 ( .B1(n10), .B2(n22), .A(n21), .ZN(n23) );
  NOR2_X2 U7 ( .A1(n26), .A2(n17), .ZN(n28) );
  AOI21_X4 U8 ( .B1(n18), .B2(n17), .A(n16), .ZN(n39) );
  AOI21_X2 U9 ( .B1(n17), .B2(n18), .A(n16), .ZN(n10) );
  NAND2_X2 U10 ( .A1(n14), .A2(n15), .ZN(n25) );
  NOR2_X2 U11 ( .A1(n23), .A2(n24), .ZN(C4) );
  NOR2_X1 U12 ( .A1(B[3]), .A2(A[3]), .ZN(n20) );
  CLKBUF_X3 U13 ( .A(A[1]), .Z(n5) );
  INV_X4 U14 ( .A(n15), .ZN(n4) );
  NAND2_X4 U15 ( .A1(n39), .A2(n38), .ZN(n40) );
  OAI211_X4 U16 ( .C1(n37), .C2(n36), .A(n35), .B(n29), .ZN(n38) );
  XNOR2_X2 U17 ( .A(n5), .B(n7), .ZN(n27) );
  INV_X2 U18 ( .A(B[1]), .ZN(n6) );
  INV_X4 U19 ( .A(n6), .ZN(n7) );
  NAND2_X2 U20 ( .A1(B[1]), .A2(A[1]), .ZN(n29) );
  INV_X1 U21 ( .A(n14), .ZN(n8) );
  INV_X1 U22 ( .A(n11), .ZN(n9) );
  NOR2_X2 U23 ( .A1(B[1]), .A2(A[1]), .ZN(n37) );
  AOI22_X4 U24 ( .A1(B[2]), .A2(n2), .B1(B[1]), .B2(A[1]), .ZN(n18) );
  AOI21_X1 U25 ( .B1(n4), .B2(B[0]), .A(C0), .ZN(n26) );
  INV_X4 U26 ( .A(B[0]), .ZN(n14) );
  INV_X4 U27 ( .A(A[0]), .ZN(n15) );
  INV_X4 U28 ( .A(C0), .ZN(n11) );
  OAI21_X4 U29 ( .B1(n14), .B2(n15), .A(n11), .ZN(n12) );
  INV_X4 U30 ( .A(n12), .ZN(n36) );
  NAND2_X2 U31 ( .A1(n29), .A2(n36), .ZN(n32) );
  NAND2_X2 U32 ( .A1(n2), .A2(B[2]), .ZN(n35) );
  NAND2_X2 U33 ( .A1(A[3]), .A2(B[3]), .ZN(n19) );
  NAND2_X2 U34 ( .A1(n35), .A2(n19), .ZN(n13) );
  AOI21_X2 U35 ( .B1(n3), .B2(n32), .A(n13), .ZN(n24) );
  INV_X4 U36 ( .A(n19), .ZN(n22) );
  INV_X4 U37 ( .A(n20), .ZN(n21) );
  FA_X1 U38 ( .A(n9), .B(n4), .CI(n8), .S(S[0]) );
  XNOR2_X2 U39 ( .A(n27), .B(n28), .ZN(S[1]) );
  XOR2_X2 U40 ( .A(n2), .B(B[2]), .Z(n34) );
  INV_X4 U41 ( .A(n37), .ZN(n31) );
  NAND2_X2 U42 ( .A1(n17), .A2(n29), .ZN(n30) );
  NAND3_X2 U43 ( .A1(n32), .A2(n31), .A3(n30), .ZN(n33) );
  XNOR2_X2 U44 ( .A(n33), .B(n34), .ZN(S[2]) );
  XOR2_X2 U45 ( .A(A[3]), .B(B[3]), .Z(n41) );
  XNOR2_X2 U46 ( .A(n40), .B(n41), .ZN(S[3]) );
endmodule