module TopLevel74L85 ( ALBi, AGBi, AEBi, A, B, ALBo, AGBo, AEBo );
  input [3:0] A;
  input [3:0] B;
  input ALBi, AGBi, AEBi;
  output ALBo, AGBo, AEBo;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28, n29, n30,
         n31, n32, n33, n34, n35, n36, n37, n38, n39, n40, n41, n42, n43, n44,
         n45, n46, n47, n48, n49, n50, n51, n52, n53, n54, n55, n56, n57, n58,
         n59, n60, n61, n62, n63, n64, n65, n66, n67, n68, n69;

  INV_X8 U1 ( .A(B[2]), .ZN(n1) );
  NAND2_X4 U2 ( .A1(n3), .A2(n49), .ZN(n2) );
  INV_X8 U3 ( .A(n2), .ZN(n50) );
  NOR2_X4 U4 ( .A1(A[2]), .A2(n1), .ZN(n3) );
  INV_X8 U5 ( .A(B[3]), .ZN(n4) );
  INV_X8 U6 ( .A(B[3]), .ZN(n5) );
  XOR2_X2 U7 ( .A(n6), .B(B[1]), .Z(n20) );
  INV_X8 U8 ( .A(A[1]), .ZN(n6) );
  INV_X8 U9 ( .A(B[0]), .ZN(n7) );
  INV_X8 U10 ( .A(B[0]), .ZN(n8) );
  INV_X8 U11 ( .A(B[1]), .ZN(n9) );
  NAND2_X4 U12 ( .A1(n22), .A2(n23), .ZN(n10) );
  NAND2_X4 U13 ( .A1(n11), .A2(B[3]), .ZN(n45) );
  INV_X8 U14 ( .A(A[3]), .ZN(n11) );
  NAND2_X4 U15 ( .A1(n19), .A2(n12), .ZN(n13) );
  NAND2_X4 U16 ( .A1(A[3]), .A2(B[3]), .ZN(n14) );
  NAND2_X4 U17 ( .A1(n13), .A2(n14), .ZN(n23) );
  INV_X8 U18 ( .A(B[3]), .ZN(n12) );
  NAND2_X4 U19 ( .A1(n18), .A2(n15), .ZN(n16) );
  NAND2_X4 U20 ( .A1(A[2]), .A2(B[2]), .ZN(n17) );
  NAND2_X4 U21 ( .A1(n16), .A2(n17), .ZN(n22) );
  INV_X8 U22 ( .A(B[2]), .ZN(n15) );
  INV_X8 U23 ( .A(A[2]), .ZN(n18) );
  INV_X8 U24 ( .A(A[3]), .ZN(n19) );
  INV_X8 U25 ( .A(B[0]), .ZN(n62) );
  XOR2_X2 U26 ( .A(A[0]), .B(n62), .Z(n21) );
  INV_X8 U27 ( .A(B[1]), .ZN(n59) );
  NAND2_X4 U28 ( .A1(n21), .A2(n20), .ZN(n26) );
  INV_X8 U29 ( .A(B[3]), .ZN(n54) );
  INV_X8 U30 ( .A(B[2]), .ZN(n53) );
  NAND2_X4 U31 ( .A1(n23), .A2(n22), .ZN(n35) );
  INV_X8 U32 ( .A(n10), .ZN(n24) );
  NAND2_X4 U33 ( .A1(n24), .A2(AEBi), .ZN(n25) );
  NOR2_X4 U34 ( .A1(n26), .A2(n25), .ZN(AEBo) );
  INV_X8 U35 ( .A(A[2]), .ZN(n38) );
  NOR2_X4 U36 ( .A1(B[2]), .A2(n38), .ZN(n27) );
  NAND2_X4 U37 ( .A1(n45), .A2(n27), .ZN(n29) );
  NAND2_X4 U38 ( .A1(A[3]), .A2(n4), .ZN(n28) );
  NAND2_X4 U39 ( .A1(n29), .A2(n28), .ZN(n37) );
  NAND2_X4 U40 ( .A1(n59), .A2(A[1]), .ZN(n31) );
  NAND2_X4 U41 ( .A1(A[0]), .A2(n7), .ZN(n30) );
  NAND2_X4 U42 ( .A1(n30), .A2(n31), .ZN(n33) );
  INV_X8 U43 ( .A(A[1]), .ZN(n52) );
  NAND2_X4 U44 ( .A1(n52), .A2(B[1]), .ZN(n32) );
  NAND2_X4 U45 ( .A1(n33), .A2(n32), .ZN(n34) );
  NOR2_X4 U46 ( .A1(n35), .A2(n34), .ZN(n36) );
  NOR2_X4 U47 ( .A1(n36), .A2(n37), .ZN(n48) );
  NAND2_X4 U48 ( .A1(n52), .A2(B[1]), .ZN(n40) );
  NAND2_X4 U49 ( .A1(n38), .A2(B[2]), .ZN(n39) );
  NAND2_X4 U50 ( .A1(n40), .A2(n39), .ZN(n44) );
  INV_X8 U51 ( .A(A[0]), .ZN(n41) );
  NAND2_X4 U52 ( .A1(n41), .A2(B[0]), .ZN(n42) );
  NAND2_X4 U53 ( .A1(AGBi), .A2(n42), .ZN(n43) );
  NOR2_X4 U54 ( .A1(n44), .A2(n43), .ZN(n46) );
  NAND2_X4 U55 ( .A1(n46), .A2(n45), .ZN(n47) );
  NAND2_X4 U56 ( .A1(n48), .A2(n47), .ZN(AGBo) );
  NOR2_X4 U57 ( .A1(n54), .A2(A[3]), .ZN(n51) );
  NAND2_X4 U58 ( .A1(A[3]), .A2(n5), .ZN(n49) );
  NOR2_X4 U59 ( .A1(n50), .A2(n51), .ZN(n69) );
  NOR2_X4 U60 ( .A1(B[1]), .A2(n52), .ZN(n58) );
  NAND2_X4 U61 ( .A1(n53), .A2(A[2]), .ZN(n56) );
  NAND2_X4 U62 ( .A1(n54), .A2(A[3]), .ZN(n55) );
  NAND2_X4 U63 ( .A1(n55), .A2(n56), .ZN(n57) );
  NOR2_X4 U64 ( .A1(n57), .A2(n58), .ZN(n67) );
  NOR2_X4 U65 ( .A1(n62), .A2(A[0]), .ZN(n61) );
  NOR2_X4 U66 ( .A1(n9), .A2(A[1]), .ZN(n60) );
  NOR2_X4 U67 ( .A1(n61), .A2(n60), .ZN(n65) );
  NAND2_X4 U68 ( .A1(A[0]), .A2(n8), .ZN(n63) );
  NAND2_X4 U69 ( .A1(n63), .A2(ALBi), .ZN(n64) );
  NAND2_X4 U70 ( .A1(n65), .A2(n64), .ZN(n66) );
  NAND2_X4 U71 ( .A1(n66), .A2(n67), .ZN(n68) );
  NAND2_X4 U72 ( .A1(n68), .A2(n69), .ZN(ALBo) );
endmodule