Комплексное исследование умножителей в диапазоне 3 - 64 бит
Материал из Модулярная арифметики
Версия от 12:21, 16 мая 2013; DimaT (обсуждение | вклад)
В рамках работы по разработке эффективных модулярных устройств было проведено исследование различных вариантов построения однотактовых двоичных и модулярных умножителей с входными операндами в диапазоне 3-64 бит. Такие устройства чрезвычайно важны в современной микроэлектронике. Каждый современный микропроцессор имеет такую операцию в составе своего набора инструкций, а продвинутые DSP процессоры содержат специальные вычислительные блоки для ускоренного вычисления [1]. Исследовались 4 схемы построени
Типовой Verilog-модуль
[1] Vladimir V.Erokhin "Integer multiplication algorithms. Methodology and implementation results"