Комплексное исследование умножителей в диапазоне 3 - 64 бит
Материал из Модулярная арифметики
Версия от 12:34, 16 мая 2013; DimaT (обсуждение | вклад)
В рамках работы по разработке эффективных модулярных устройств было проведено исследование различных вариантов построения однотактовых двоичных и модулярных умножителей с входными операндами в диапазоне 3-64 бит. Такие устройства чрезвычайно важны в современной микроэлектронике. Каждый современный микропроцессор имеет такую операцию в составе своего набора инструкций, а продвинутые DSP процессоры содержат специальные вычислительные блоки для ускоренного вычисления [1]. Исследовались 4 варианта однотактовых умножителей:
Модулярный | Двоичный | ||||||
3 moduli set | 4 moduli set | Встроенный | Иерархический | ||||
medium effort | ultra effort | medium effort | ultra effort | medium effort | ultra effort | medium effort | ultra effort |
Типовой Verilog-модуль
[1] Vladimir V.Erokhin "Integer multiplication algorithms. Methodology and implementation results"