https://vscripts.ru/w/api.php?action=feedcontributions&feedformat=atom&user=DimaT
Модулярная арифметика - Вклад участника [ru]
2026-04-09T16:53:25Z
Вклад участника
MediaWiki 1.23.17
https://vscripts.ru/w/%D0%9F%D0%BE%D0%BB%D0%B5%D0%B7%D0%BD%D0%B0%D1%8F_%D0%BB%D0%B8%D1%82%D0%B5%D1%80%D0%B0%D1%82%D1%83%D1%80%D0%B0
Полезная литература
2016-01-27T09:48:32Z
<p>DimaT: </p>
<hr />
<div>== Доступ к большим он-лайн библиотекам == <br />
* [http://onlinelibrary.wiley.com Wiley] - коллекция 1537 полнотекстовых журналов<br />
* [http://link.springer.com Издательство Springer] - Полнотекстовая коллекция электронных журналов издательства Springer <br />
* [http://www.sciencedirect.com Издательство Elsevier] - более 2000 научных журналов с полными текстами<br />
* [http://iopscience.iop.org/journals Издательство IOP Publishing]<br />
<br />
== Базовая литература ==<br />
* [http://www.amazon.com/Residue-Number-Systems-Implementation-Engineering/dp/1860948669 Residue Number Systems: Theory and Implementation]<br />
<br />
== Журналы для публикаций ==<br />
<!-- Где упоминается residue number system --><br />
* [http://www.sciencedirect.com/science/journal/00963003 Applied Mathematics and Computation]<br />
* [http://www.sciencedirect.com/science/journal/08981221 Computers & Mathematics with Applications]<br />
* [http://www.sciencedirect.com/science/journal/03770427 Journal of Computational and Applied Mathematics]<br />
* [http://www.sciencedirect.com/science/journal/0022314X Journal of Number Theory]<br />
* [http://www.sciencedirect.com/science/journal/13837621 Journal of Systems Architecture]<br />
* [http://www.sciencedirect.com/science/journal/01679260 Integration, the VLSI Journal]<br />
* [http://www.sciencedirect.com/science/journal/01651684 Signal Processing]<br />
* [http://www.sciencedirect.com/science/journal/01656074 Microprocessing and Microprogramming]<br />
* [http://www.sciencedirect.com/science/journal/00457906 Computers & Electrical Engineering]<br />
* [http://www.sciencedirect.com/science/journal/03043975 Theoretical Computer Science]<br />
* [http://www.sciencedirect.com/science/journal/00200190 Information Processing Letters ]<br />
* [http://www.sciencedirect.com/science/journal/00200255 Information Sciences]<br />
<br />
== Статьи ==<br />
<br />
=== DSP ===<br />
* [http://www.researchgate.net/publication/4034620_RDSP_a_RISC_DSP_based_on_residue_number_system/file/9fcfd50a916e3578e8.pdf RDSP: A RISC DSP based on Residue Number System] (2003) - показывает что применение RNS для проектирования 32-битного ЦОС, дает преимущества как по скорости (15%), так и по площади (30%) и по мощности (22%). Используется специальный набор модулей (2<sup>n</sup>-1, 2<sup>2n</sup>, 2<sup>n</sup>+1), который при n=8 покрывает 32-битный диапазон.<br />
<br />
=== Подбор базисов ===<br />
* [http://arxiv.org/pdf/1211.5248v1 Design Of A Reconfigurable DSP Processor With Bit Efficient Residue Number System] (2012) - Бит-эффективный подбор модулей для заданной размерности данных. Основан на специальных наборах вида (2<sup>n</sup>). Подбор ведется для заданного количества модулей в базисе от 3 до 6.<br />
<br />
=== Специальные модули ===<br />
* [https://www.jstage.jst.go.jp/article/elex/8/12/8_12_897/_pdf Fully parallel comparator for the moduli set {2^n,2^n-1,2^n+1}] (2011) - быстрое сравнение чисел для базиса вида {2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1}, основанный на операции вычитания.<br />
* [http://etd.lsu.edu/docs/available/etd-11052010-141445/unrestricted/Report_Nov2.pdf OPTIMIZATION OF NEW CHINESE REMAINDER THEOREMS USING SPECIAL MODULI SETS] - новые версии Китайской теоремы об остатках для эффективной реализации немодульных операций на "не классических" специальных наборах модулей.<br />
* [http://www.iis.ee.ethz.ch/~zimmi/publications/modulo_arith.pdf Efficient VLSI implementation of modulo (2<sup>n</sup>±1) addition and multiplication] (R Zimmermann, 1999) - эффективное умножение по модулю 2<sup>n</sup>±1<br />
* [http://www2.lirmm.fr/arith18/papers/Sousa-RNS.pdf Efficient Method for Magnitude Comparison in RNS Based on Two Pairs of Conjugate Moduli] (Leonel Sousa, 2007) - Интересный набор из 4-х спец-модулей. Эффективная реализация прямых/обратных преобразователей. Эффективная реализация сравнения по величине. Использование для проектирования SAD-процессора.<br />
* [http://ijcsi.org/papers/IJCSI-8-3-1-407-414.pdf Fast Overflow Detection in Moduli Set {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (Mehrin Rouhifar, Mehdi Hosseinzadeh Saeid Bahanfar and Mohammad Teshnehlab, 2011) - определение переполнения для спецсистемы модулей <br />
* [https://www2.lirmm.fr/lirmm/interne/BIBLI/CDROM/MIC/2011/ISCAS_2011/Papers/B2L-D-3-1130.pdf A new RNS scaler for {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (JYS Low, CH Chang, 2011)<br />
<br />
=== Округление, масштабирование, деление в модулярной арифметике ===<br />
* [http://mod.stavsu.ru/articles/sokcon36.pdf МЕТОДЫ И АЛГОРИТМЫ ОКРУГЛЕНИЯ, МАСШТАБИРОВАНИЯ И ДЕЛЕНИЯ ЧИСЕЛ В МОДУЛЯРНОЙ АРИФМЕТИКЕ] - В статье рассмотрены методы и алгоритмы деления числа в модулярном коде на одно из оснований или их произведение.<br />
<br />
=== Логические функции ===<br />
* [http://www.blif.org/~satrajit/pubs/thesis-ds.pdf On Algorithms for Technology Mapping] (2001) - предложены алгоритмы для натягивания логической функции на заданную библиотеку логических элементов.<br />
<br />
=== Помехоустойчивость и сбоеустойчивость ===<br />
* [http://eprints.soton.ac.uk/257134/1/lly-lh-vtcfall-2001-2.pdf REDUNDANT RESIDUE NUMBER SYSTEM BASED ERROR CORRECTION CODES (2001, Lie-Liang Yang and Lajos Hanzo)] - основные формулы для коррекции ошибок на базе RRNS (Избыточной системы остаточных классов).<br />
* [http://venus.ece.ndsu.nodak.edu/~katti/pdf/j09.pdf A new residue arithmetic error correction scheme] - предложен метод нахождения и коррекции ошибок на основе RNS, в которой система модулей не является взаимнопростой.<br />
* [http://jtec.utem.edu.my/index2.php?option=com_docman&task=doc_view&gid=86&Itemid=49 Using RRNS Codes for Cluster Faults Tolerance in Hybrid Memories] - использование RNS для локализации ошибок в гибридной памяти <br />
===== Помехоустойчивая булева логика =====<br />
* [http://vscripts.ru/res/pdf/boolean%20logic%20with%20fault%20tolerant%20coding.pdf Boolean logic with fault tolerant coding] - помехоустойчивое кодирование при реализации булевых функций<br />
* [http://www.swsys.ru/index.php?page=article&id=2602 Исследование архитектурной чувствительности к сбоям с использованием метода статистического внесения сбоев] - методология моделирования схем со случайными ошибками<br />
* [http://ofinko.ru/files/pdf/RID/article_Finko2004aRUS.pdf Реализация систем булевых функций большой размерности методами модулярной арифметики] - принцип реализация булевых функций методами модулярной арифметики<br />
<br />
=== КИХ-фильтры (FIR-filters) ===<br />
* [http://www.comm.utoronto.ca/~dkundur/course_info/real-time-DSP/notes/8_Kundur_Overlap_Save_Add.pdf Overlap-Save and Overlap-Add (Dr. Deepa Kundur)] - доступным языком объяснены методы фильтрации длинных сигналов: Overlap-Add и Overlap-Save.<br />
* [http://www.researchgate.net/publication/224254503_Fast_and_energy-efficient_constant-coefficient_FIR_filters_using_residue_number_system/file/9fcfd510a99ff86bd7.pdf Fast and energy-efficient constant-coefficient FIR filters using residue number system, 2011]<br />
* [http://orbit.dtu.dk/fedora/objects/orbit:117124/datastreams/file_94b457b9-1f5f-42f0-8f16-98b195a5efe3/content Power Efficient Design of Parallel/Serial FIR Filters in RNS, 2012]<br />
<br />
=== Криптография ===<br />
* [http://hal.archives-ouvertes.fr/docs/00/09/03/66/PDF/D8.PDF A Full RNS Implementation of RSA (2002)] - реализация RNS с помощью системы остаточных классов<br />
* [http://www.cai.sk/ojs/index.php/cai/article/viewFile/116/98 MONTGOMERY AND RNS FOR RSA HARDWARE IMPLEMENTATION (2009)] - быстрая реализация RNS с помощью системы остаточных классов (площадь х10, скорость х2)<br />
* [http://link.springer.com/article/10.1007%2Fs12209-012-1902-7 Hardware architecture for RSA cryptography based on residue number system (2012)]<br />
* [http://www.ddt.cs.vsu.ru/?q=system/files/09.pdf Криптография с использованием эллиптических кривых]<br />
* [http://www.ccs.asia.edu.tw/ezfiles/2/1002/img/370/1203-3.pdf Elliptic Curve Point Multiplication by Generalized Mersenne Numbers] - реализация модулярного умножения Монтгомери для вычислений на эллиптических кривых, базирующаяся на обобщенных числах Мерсена<br />
<br />
=== Искусственные нейронные сети и глубокое обучение ===<br />
* [http://neuralnetworksanddeeplearning.com Онлайн-книга по нейронным сетям]<br />
* [http://keras.io/ Библиотека для питона для реализации нейронных сетей]<br />
* [https://youtu.be/SGZ6BttHMPw?list=PL6Xpj9I5qXYEcOhn7TqghAJ6NAPrNmUBH Плейлист с видео по нейронным сетям]<br />
* [http://www.dkriesel.com/_media/science/neuronalenetze-en-zeta2-2col-dkrieselcom.pdf A Brief Introduction to Neural Networks (Книга)]<br />
* [http://page.mi.fu-berlin.de/rojas/neural/neuron.pdf Neural Networks A Systematic Introduction (Книга)]<br />
<br />
<br />
== Книги ==<br />
=== Математика ===<br />
* [http://ftfsite.ru/wp-content/files/mmf_tfkp_LavrentevShabat1965ru_2.2.pdf Методы теории функций комплексного переменного] (М.А. Лаврентьев Б.В. Шабат)<br />
* [http://topology.math.csu.ru/library/posob/terch/VINOGRADOV_NUMBER_THEORY.PDF Основы теории чисел (Виноградов И.М.)]<br />
* [http://bookinist.net/books/bookid-320879.html Непозиционные представления в многомерных числовых системах] (Синьков М.В., Губарени Н.М. (1979))<br />
<br />
== Сайты со статьями по модулярной арифметике ==<br />
* [http://ofinko.ru/index.php/rid Официальный сайт ученого Финько Олега Анатольевича]<br />
<br />
== Разное ==<br />
* [http://amath.colorado.edu/documentation/LaTeX/Symbols.pdf Символы Latex]<br />
* [https://github.com/zhemao/ez8 Описание 8-битного процессора (The easy 8-bit processor)]<br />
* [http://www.aoki.ecei.tohoku.ac.jp/arith/mg/request.php Онлайн генератор бинарных умножителей]</div>
DimaT
https://vscripts.ru/w/Main
Main
2016-01-25T09:11:42Z
<p>DimaT: </p>
<hr />
<div><table style="width: 100%;"><tr><td style="width: 50%; vertical-align: top; border-right: 1px solid gray; padding: 0px 5px;"><br />
== Генераторы Verilog (базовые операции) ==<br />
<br />
=== Модулярные сумматоры === <br />
# [http://vscripts.ru/2012/generator-sum-2n-1.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - реализация на базе двух сумматоров и мультиплексора (Р-2012).<br />
# [http://vscripts.ru/dima/adder.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - полностью комбинационная реализация без мультиплексора (Д-2012).<br />
# [http://vscripts.ru/dima/all_adders.php?n=31 Генератор Verilog для сумматора по произвольному модулю] - реализация предлагающая оптимальный вариант.<br />
# [http://vscripts.ru/2014/modular-multi-sum.php Генератор Verilog для многовходового сумматора по произвольному модулю] - несколько различных вариантов сумматора нескольких переменных по модулю.<br />
# [http://vscripts.ru/dima/Gorodecky_adder_web.php Генератор Verilog для многовходового сумматора по произвольному модулю] - реализация на базе метода сложения в позиционных кодах (Г-2015).<br />
<br />
=== Модулярные умножители ===<br />
# [http://vscripts.ru/2012/index-modulo-multiplication.php Генератор Verilog для умножения по модулю (метод 1)] - от 3 до 1000 по индексному методу (умножение заменено на сложение).<br />
# [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php Генератор Verilog для умножения по модулю (метод 2)] - от 3 до 1000 по методу разности квадратов (X*Y = (1/4)*(X+Y)<sup>2</sup> - (1/4)*(X-Y)<sup>2</sup>) <br />
# [http://vscripts.ru/2015/index-modulo-multiplication-def.php Генератор Verilog для умножения по модулю (метод 3)] - позиционное умножение с последующим прямым преобразованием<br />
# [http://vscripts.ru/2015/index-modulo-multiplication-table.php Генератор Verilog для умножения по модулю (метод 4)] - модулярный умножитель на базе большой таблицы (case)<br />
# [http://vscripts.ru/2015/index-modulo-multiplication-sum.php Генератор Verilog для умножения по модулю (метод 5)] - на базе частичных сумм<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-plus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>+1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-minus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>-1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>] - для n от 3 до 43.<br />
<br />
=== Классические умножители (до 128 бит) ===<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-recur.php Бинарных умножитель на базе рекурсивной модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - используется два иерархических уровня модулей вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-4-mod-generator.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - используется перспективный набор из 4-х модулей.<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-hierarchical.php Бинарный умножитель на базе иерархического метода] - используется метод "разделяй и властвуй" без использования модулярной арифметики.<br />
<br />
=== Прямые модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/forward-converter-2supn-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (Р-2012). <br />
# [http://vscripts.ru/dima/fwd_generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (Д-2012). <br />
# [http://vscripts.ru/2013/forward-converter-4-mod-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов. <br />
# [http://vscripts.ru/2015/forward-converter-universal.php Универсальный прямой преобразователь] - прямой преобразователь из позиционной системы счисления в СОК для произвольной системы модулей (Две версии: комбинационный и конвейерный).<br />
<br />
=== Обратные модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/reverse-converter-2supn-generator.php Генератор Verilog для обратного преобразователя из базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - сверхбыстрый обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-4-mod-generator.php Генератор Verilog для обратного преобразователя из 4-х элементного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-crt2-based.php Генератор Verilog обратного преобразователя для произвольных взаимнопростых модулей] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей (комбинационная и конвейерная версии).<br />
# [http://vscripts.ru/2014/reverse-converter-pipeline-mixed-radix.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей.<br />
# [http://vscripts.ru/2014/reverse-converter-pipeline-mixed-radix-with-error-correction.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется перспективная схема с уменьшенной площадью.<br />
# [http://vscripts.ru/2014/straightforward_error_correction_reverse_converter.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется стандартный метод проекций.<br />
=== КИХ-фильтры ===<br />
# [http://vscripts.ru/2013/simple-fir-filter-generator.php Генератор Verilog для КИХ-фильтров (простейший метод)] - конвейерная структура сделанная по формуле свертки O(N<sup>2</sup>).<br />
# [http://vscripts.ru/2013/simple-modular-fir-filter-generator.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/dima/verilog_generator_modular_fir_filter.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярной арифметики и БПФ] - перспективный метод с использование БПФ в конечном поле и сложностью O(N*logN)<br />
<br />
=== Скалярное произведение ===<br />
# [http://vscripts.ru/2013/simple-mac-unit.php Генератор Verilog для MAC-Unit (простейший метод)] - синхронный вариант с дефолтной реализацией.<br />
# [http://vscripts.ru/2013/fast-simple-scalar-multiplication.php Генератор Verilog для быстрого вычисления скалярного произведения с конвейризацией] - синхронный вариант на обычной позиционной арифметике.<br />
# [http://vscripts.ru/2014/modular_scalar_multiplication.php Генератор Verilog для вычисления скалярного произведения на базе модулярной арифметики] - синхронный вариант на модулярной арифметике.<br />
<br />
=== Другое ===<br />
# [http://vscripts.ru/2012/generator-sum-kwain.php Генератор Verilog для модулярных операций по методу Квайна] - генератор операций сложения и умножения, для малых модулей (от 3 до 15).<br />
# [http://vscripts.ru/2012/generator-sub-sqr.php Генератор Verilog для квадрата разности по модулю p] - состоит из вычитателя и таблицы квадратов (LUT). <br />
# [http://vscripts.ru/2013/modular-multiplication-for-fir-filter.php Генератор умножителя для конвейерной реализации модулярного FIR-фильтра]<br />
# [http://vscripts.ru/dima/fast_fourier_transform_web.php?p=257&len=128 Генератор Verilog для прямых и инверсных Теоретико Числовых БПФ] - используется конвейерная структура Radix2SPDF.<br />
# [http://vscripts.ru/2014/coder_decoder_galua_generator.php Генератор Verilog для кодера и декодера Галуа] - только отдельные кодер и декодер.<br />
<br />
== SAD процессоры (поиск различия между двумя картинками) ==<br />
# [http://vscripts.ru/2012/sad_generator.php Генератор Verilog для реализации позиционного SAD процессора] - поиск векторов компенсации движения в стандартном виде.<br />
# [http://vscripts.ru/2012/sad_modular_generator.php Генератор Verilog для реализации модулярного SAD процессора] - поиск векторов компенсации движения в модулярном базисе вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
<br />
== Формулы и математика ==<br />
# [http://vscripts.ru/2012/prime-set-generator.php Генератор простых чисел Прота для реализации операции свёртки] ([http://vscripts.ru/2012/prime-set-generator_new.php Версия 2]) - по методу БПФ в конечном поле.<br />
# [http://vscripts.ru/2012/basis-15x16x17-simple.php Формула для обратного преобразователя для базиса вида (2n-1, 2n, 2n+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код.<br />
# [http://vscripts.ru/2012/basis-15x16x17.php Проверка формул обратного преобразователя для базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код. <br />
# [http://vscripts.ru/2012/sad-modular-basis-calculator.php Генератор базисов для SAD процессоров разной размерности] - базисы специального вида и обычного. <br />
# [http://vscripts.ru/2013/draw_complex_mod.php Рисовалка области значений комплексного вычета] - вычет комплексного числа по комлексному переменному<br />
# [http://vscripts.ru/2015/check_basis.php Проверка базиса и расчет его динамического диапазона]<br />
# [http://vscripts.ru/2013/find-inverse-by-mod.php Нахождение обратного элемента по модулю]<br />
# [http://vscripts.ru/2013/radix_converter.php Преобразование позиционной системы счисления для заданного числа]<br />
# [http://vscripts.ru/2014/backward_rns_converter_online.php Преобразование из системы остаточных классов в позиционный вид]<br />
# [http://vscripts.ru/2014/recursieve_rns_basis_generator.php Генератор базисов для рекурсивной модулярной арифметики]<br />
<br />
</td><td style="width: 50%; vertical-align: top; padding: 0px 5px;"><br />
<br />
== Справочные материалы ==<br />
=== Определения ===<br />
* [[Система остаточных классов|Система остаточных классов (Модулярная арифметика)]] - определение<br />
* [[Функция Эйлера]]<br />
* [[Описание КТО II|Описание Китайской теоремы об остатках II (CRT II)]]<br />
* [[Описание КТО III|Описание Китайской теоремы об остатках III (CRT III)]]<br />
* [[Вычет по комплексному переменному]]<br />
* [[Свёртка (цифровая обработка сигналов)|Свёртка (ЦОС)]]<br />
* [[Полиадический код|Полиадический код (система счисления со смешанным основанием)]]<br />
* [[Модулярная логарифметика]]<br />
* [[Рекурсивная модулярная арифметика]]<br />
* [[Бимодульная модулярная арифметика]]<br />
* [[Система из 4 модулей (2^n-1, 2^n+1, 2^(n+1)-1, 2^(n+1)+1)|Теория по системе из 4-х модулей (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)]]<br />
* [[Фильтр с конечной импульсной характеристикой]]<br />
* [[Теоретические основы применения модулярной арифметики для обнаружения и коррекции ошибок]]<br />
* [[Описание работы универсального прямого преобразователя]]<br />
<br />
=== Алгоритмы ===<br />
* [[Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем]]<br />
* [[Нахождение обратного элемента по модулю]]<br />
* [[Схема коррекции ошибок Rajendra S. Katti]]<br />
* [[Метод умножения Шёнхаге — Штрассена]]<br />
* [[Расчет следующего значения функции на базе квадратичной интерполяции]]<br />
<br />
== Программы == <br />
* [[(Prog) Генератор Verilog из таблиц истинности для сумматоров по модулю|Генератор Verilog из таблиц истинности для сумматоров по модулю]]<br />
* [[(Prog) Расчет FIR-фильтра по стандартной формуле (Си)|Расчет FIR-фильтра по стандартной формуле]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Add (Си)|Расчет FIR-фильтра через ДПФ метод Overlap-Add]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Save|Расчет FIR-фильтра через ДПФ метод Overlap-Save]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ над конечным полем|Расчет FIR-фильтра через ДПФ над конечным полем]]<br />
* [[Программа для проверки представимости булевой функции линейным арифметическим полиномом (PHP)]]<br />
<br />
=== Разное ===<br />
* [[Система остаточных классов - введение|Учебник по СОК]] - подробное описание системы остаточных классов<br />
* [[Алгоритм Espresso]] - эффективный алгоритм для минимизации булевых функций<br />
* [[MIS: A multiple-level logic optimization system]] - система логического синтеза<br />
* [[Запустить ModelSim из командной строки]] - руководство по запуску ModelSim без использования графического интерфейса<br />
* [[Введение в АЦП]] - описание видов аналого-цифровых преобразователей (двоичных)<br />
* [[Модулярное АЦП]] - описание различных архитектур АЦП и их сравнение<br />
* [[Специальные системы модулей]] - разные типы систем<br />
* [[Пример коррекции ошибки на базе системы остаточных классов]]<br />
* [http://vscripts.ru/2015/temperature.php Клеточный автомат для моделирования температуры]<br />
* [[Схемы ISCAS85]]<br />
* [[Полезная литература]]<br />
<br />
== Результаты исследований ==<br />
# 2015.11 - [[Простой прототип модулярного процессора с коррекцией сбоев]]<br />
# 2014.07 - [[Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок]]<br />
# 2013.11 - [[Результаты синтеза прямых преобразователей для простых модулей в пределах 8 бит]]<br />
# 2013.10 - [[Моделирование работы модулярного КИХ фильтра, исследование эффективности экстраполяционных методов для коррекции ошибок]]<br />
# 2013.10 - [[Разработка модулярного КИХ фильтра на базе теоретико-числового БПФ]]<br />
# 2013.08 - [[Комплексное исследование обратных преобразователей|Комплексное исследование обратных преобразователей (4 метода)]]<br />
# 2013.05 - [[Комплексное исследование умножителей в диапазоне 3 - 64 бит]]<br />
# 2013.04 - [[Результаты синтеза двоичных умножителей (3 - 64 бит)]]<br />
# 2013.04 - [[Результаты синтеза прямых/обратных преобразователей на спец модулях вида 2^n-1, 2^n, 2^n+1 для Д.Д. до 128 бит.]]<br />
# 2013.02 - [[Сравнение разных методов умножения по модулю - 2^n-1,индексный,по методу разности квадратов и позиционный.]]<br />
# 2013.02 - [[Результат сравнения различных методов построения модулярных умножителей (индексный метод, разность квадратов, метод Espresso)]]<br />
# 2013.02 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Espresso]]<br />
# 2013.01 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Квайна]]<br />
# 2012.12 - [[Результат сравнения SAD-процессоров модулярный vs позиционный (промежуточный отчет 12.2012)]]<br />
# 2012.12 - [[Исследование позиционного умножения на нашей библиотеке]]<br />
# 2012.12 - [[Сравнение разных методов умножения по модулю]] - сравнение позиционного, [http://vscripts.ru/2012/index-modulo-multiplication.php индексного умножителя] и [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php умножителя по методу разности квадратов]<br />
# 2012.12 - [[Сравнение разных методов сложения по модулю 2^n-1]] (модуль вида 2<sup>n</sup>-1) - сравнение позиционного сумматора и двух вариантов реализации сумматора по модулю 2<sup>n</sup>-1 ([http://vscripts.ru/2012/generator-sum-2n-1.php Генератор 1], [http://vscripts.ru/dima/adder.php Генератор 2]).<br />
<br />
== Временные и тестовые скрипты ==<br />
# [http://vscripts.ru/2012/prime.php Список случайных простых чисел] - для теста от 900 до 20000 <br />
# [http://vscripts.ru/2012/multable.php Таблица умножения по модулю] - от 3 до 100 <br />
<br />
</td></tr></table><br />
__NOTOC__</div>
DimaT
https://vscripts.ru/w/Main
Main
2016-01-25T09:10:19Z
<p>DimaT: </p>
<hr />
<div><table style="width: 100%;"><tr><td style="width: 50%; vertical-align: top; border-right: 1px solid gray; padding: 0px 5px;"><br />
== Генераторы Verilog (базовые операции) ==<br />
<br />
=== Модулярные сумматоры === <br />
# [http://vscripts.ru/2012/generator-sum-2n-1.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - реализация на базе двух сумматоров и мультиплексора (Р-2012).<br />
# [http://vscripts.ru/dima/adder.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - полностью комбинационная реализация без мультиплексора (Д-2012).<br />
# [http://vscripts.ru/dima/all_adders.php?n=31 Генератор Verilog для сумматора по произвольному модулю] - реализация предлагающая оптимальный вариант.<br />
# [http://vscripts.ru/2014/modular-multi-sum.php Генератор Verilog для многовходового сумматора по произвольному модулю] - несколько различных вариантов сумматора нескольких переменных по модулю.<br />
# [http://vscripts.ru/dima/Gorodecky_adder_web.php Генератор Verilog для многовходового сумматора по произвольному модулю] - реализация на базе метода сложения в позиционных кодах (Г-2015).<br />
<br />
=== Модулярные умножители ===<br />
# [http://vscripts.ru/2012/index-modulo-multiplication.php Генератор Verilog для умножения по модулю (метод 1)] - от 3 до 1000 по индексному методу (умножение заменено на сложение).<br />
# [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php Генератор Verilog для умножения по модулю (метод 2)] - от 3 до 1000 по методу разности квадратов (X*Y = (1/4)*(X+Y)<sup>2</sup> - (1/4)*(X-Y)<sup>2</sup>) <br />
# [http://vscripts.ru/2015/index-modulo-multiplication-def.php Генератор Verilog для умножения по модулю (метод 3)] - позиционное умножение с последующим прямым преобразованием<br />
# [http://vscripts.ru/2015/index-modulo-multiplication-table.php Генератор Verilog для умножения по модулю (метод 4)] - модулярный умножитель на базе большой таблицы (case)<br />
# [http://vscripts.ru/2015/index-modulo-multiplication-sum.php Генератор Verilog для умножения по модулю (метод 5)] - на базе частичных сумм<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-plus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>+1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-minus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>-1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>] - для n от 3 до 43.<br />
<br />
=== Классические умножители (до 128 бит) ===<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-recur.php Бинарных умножитель на базе рекурсивной модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - используется два иерархических уровня модулей вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-4-mod-generator.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - используется перспективный набор из 4-х модулей.<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-hierarchical.php Бинарный умножитель на базе иерархического метода] - используется метод "разделяй и властвуй" без использования модулярной арифметики.<br />
<br />
=== Прямые модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/forward-converter-2supn-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (версия Романа). <br />
# [http://vscripts.ru/dima/fwd_generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (версия Димы). <br />
# [http://vscripts.ru/2013/forward-converter-4-mod-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов. <br />
# [http://vscripts.ru/2015/forward-converter-universal.php Универсальный прямой преобразователь] - прямой преобразователь из позиционной системы счисления в СОК для произвольной системы модулей (Две версии: комбинационный и конвейерный).<br />
<br />
=== Обратные модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/reverse-converter-2supn-generator.php Генератор Verilog для обратного преобразователя из базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - сверхбыстрый обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-4-mod-generator.php Генератор Verilog для обратного преобразователя из 4-х элементного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-crt2-based.php Генератор Verilog обратного преобразователя для произвольных взаимнопростых модулей] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей (комбинационная и конвейерная версии).<br />
# [http://vscripts.ru/2014/reverse-converter-pipeline-mixed-radix.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей.<br />
# [http://vscripts.ru/2014/reverse-converter-pipeline-mixed-radix-with-error-correction.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется перспективная схема с уменьшенной площадью.<br />
# [http://vscripts.ru/2014/straightforward_error_correction_reverse_converter.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется стандартный метод проекций.<br />
=== КИХ-фильтры ===<br />
# [http://vscripts.ru/2013/simple-fir-filter-generator.php Генератор Verilog для КИХ-фильтров (простейший метод)] - конвейерная структура сделанная по формуле свертки O(N<sup>2</sup>).<br />
# [http://vscripts.ru/2013/simple-modular-fir-filter-generator.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/dima/verilog_generator_modular_fir_filter.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярной арифметики и БПФ] - перспективный метод с использование БПФ в конечном поле и сложностью O(N*logN)<br />
<br />
=== Скалярное произведение ===<br />
# [http://vscripts.ru/2013/simple-mac-unit.php Генератор Verilog для MAC-Unit (простейший метод)] - синхронный вариант с дефолтной реализацией.<br />
# [http://vscripts.ru/2013/fast-simple-scalar-multiplication.php Генератор Verilog для быстрого вычисления скалярного произведения с конвейризацией] - синхронный вариант на обычной позиционной арифметике.<br />
# [http://vscripts.ru/2014/modular_scalar_multiplication.php Генератор Verilog для вычисления скалярного произведения на базе модулярной арифметики] - синхронный вариант на модулярной арифметике.<br />
<br />
=== Другое ===<br />
# [http://vscripts.ru/2012/generator-sum-kwain.php Генератор Verilog для модулярных операций по методу Квайна] - генератор операций сложения и умножения, для малых модулей (от 3 до 15).<br />
# [http://vscripts.ru/2012/generator-sub-sqr.php Генератор Verilog для квадрата разности по модулю p] - состоит из вычитателя и таблицы квадратов (LUT). <br />
# [http://vscripts.ru/2013/modular-multiplication-for-fir-filter.php Генератор умножителя для конвейерной реализации модулярного FIR-фильтра]<br />
# [http://vscripts.ru/dima/fast_fourier_transform_web.php?p=257&len=128 Генератор Verilog для прямых и инверсных Теоретико Числовых БПФ] - используется конвейерная структура Radix2SPDF.<br />
# [http://vscripts.ru/2014/coder_decoder_galua_generator.php Генератор Verilog для кодера и декодера Галуа] - только отдельные кодер и декодер.<br />
<br />
== SAD процессоры (поиск различия между двумя картинками) ==<br />
# [http://vscripts.ru/2012/sad_generator.php Генератор Verilog для реализации позиционного SAD процессора] - поиск векторов компенсации движения в стандартном виде.<br />
# [http://vscripts.ru/2012/sad_modular_generator.php Генератор Verilog для реализации модулярного SAD процессора] - поиск векторов компенсации движения в модулярном базисе вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
<br />
== Формулы и математика ==<br />
# [http://vscripts.ru/2012/prime-set-generator.php Генератор простых чисел Прота для реализации операции свёртки] ([http://vscripts.ru/2012/prime-set-generator_new.php Версия 2]) - по методу БПФ в конечном поле.<br />
# [http://vscripts.ru/2012/basis-15x16x17-simple.php Формула для обратного преобразователя для базиса вида (2n-1, 2n, 2n+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код.<br />
# [http://vscripts.ru/2012/basis-15x16x17.php Проверка формул обратного преобразователя для базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код. <br />
# [http://vscripts.ru/2012/sad-modular-basis-calculator.php Генератор базисов для SAD процессоров разной размерности] - базисы специального вида и обычного. <br />
# [http://vscripts.ru/2013/draw_complex_mod.php Рисовалка области значений комплексного вычета] - вычет комплексного числа по комлексному переменному<br />
# [http://vscripts.ru/2015/check_basis.php Проверка базиса и расчет его динамического диапазона]<br />
# [http://vscripts.ru/2013/find-inverse-by-mod.php Нахождение обратного элемента по модулю]<br />
# [http://vscripts.ru/2013/radix_converter.php Преобразование позиционной системы счисления для заданного числа]<br />
# [http://vscripts.ru/2014/backward_rns_converter_online.php Преобразование из системы остаточных классов в позиционный вид]<br />
# [http://vscripts.ru/2014/recursieve_rns_basis_generator.php Генератор базисов для рекурсивной модулярной арифметики]<br />
<br />
</td><td style="width: 50%; vertical-align: top; padding: 0px 5px;"><br />
<br />
== Справочные материалы ==<br />
=== Определения ===<br />
* [[Система остаточных классов|Система остаточных классов (Модулярная арифметика)]] - определение<br />
* [[Функция Эйлера]]<br />
* [[Описание КТО II|Описание Китайской теоремы об остатках II (CRT II)]]<br />
* [[Описание КТО III|Описание Китайской теоремы об остатках III (CRT III)]]<br />
* [[Вычет по комплексному переменному]]<br />
* [[Свёртка (цифровая обработка сигналов)|Свёртка (ЦОС)]]<br />
* [[Полиадический код|Полиадический код (система счисления со смешанным основанием)]]<br />
* [[Модулярная логарифметика]]<br />
* [[Рекурсивная модулярная арифметика]]<br />
* [[Бимодульная модулярная арифметика]]<br />
* [[Система из 4 модулей (2^n-1, 2^n+1, 2^(n+1)-1, 2^(n+1)+1)|Теория по системе из 4-х модулей (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)]]<br />
* [[Фильтр с конечной импульсной характеристикой]]<br />
* [[Теоретические основы применения модулярной арифметики для обнаружения и коррекции ошибок]]<br />
* [[Описание работы универсального прямого преобразователя]]<br />
<br />
=== Алгоритмы ===<br />
* [[Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем]]<br />
* [[Нахождение обратного элемента по модулю]]<br />
* [[Схема коррекции ошибок Rajendra S. Katti]]<br />
* [[Метод умножения Шёнхаге — Штрассена]]<br />
* [[Расчет следующего значения функции на базе квадратичной интерполяции]]<br />
<br />
== Программы == <br />
* [[(Prog) Генератор Verilog из таблиц истинности для сумматоров по модулю|Генератор Verilog из таблиц истинности для сумматоров по модулю]]<br />
* [[(Prog) Расчет FIR-фильтра по стандартной формуле (Си)|Расчет FIR-фильтра по стандартной формуле]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Add (Си)|Расчет FIR-фильтра через ДПФ метод Overlap-Add]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Save|Расчет FIR-фильтра через ДПФ метод Overlap-Save]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ над конечным полем|Расчет FIR-фильтра через ДПФ над конечным полем]]<br />
* [[Программа для проверки представимости булевой функции линейным арифметическим полиномом (PHP)]]<br />
<br />
=== Разное ===<br />
* [[Система остаточных классов - введение|Учебник по СОК]] - подробное описание системы остаточных классов<br />
* [[Алгоритм Espresso]] - эффективный алгоритм для минимизации булевых функций<br />
* [[MIS: A multiple-level logic optimization system]] - система логического синтеза<br />
* [[Запустить ModelSim из командной строки]] - руководство по запуску ModelSim без использования графического интерфейса<br />
* [[Введение в АЦП]] - описание видов аналого-цифровых преобразователей (двоичных)<br />
* [[Модулярное АЦП]] - описание различных архитектур АЦП и их сравнение<br />
* [[Специальные системы модулей]] - разные типы систем<br />
* [[Пример коррекции ошибки на базе системы остаточных классов]]<br />
* [http://vscripts.ru/2015/temperature.php Клеточный автомат для моделирования температуры]<br />
* [[Схемы ISCAS85]]<br />
* [[Полезная литература]]<br />
<br />
== Результаты исследований ==<br />
# 2015.11 - [[Простой прототип модулярного процессора с коррекцией сбоев]]<br />
# 2014.07 - [[Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок]]<br />
# 2013.11 - [[Результаты синтеза прямых преобразователей для простых модулей в пределах 8 бит]]<br />
# 2013.10 - [[Моделирование работы модулярного КИХ фильтра, исследование эффективности экстраполяционных методов для коррекции ошибок]]<br />
# 2013.10 - [[Разработка модулярного КИХ фильтра на базе теоретико-числового БПФ]]<br />
# 2013.08 - [[Комплексное исследование обратных преобразователей|Комплексное исследование обратных преобразователей (4 метода)]]<br />
# 2013.05 - [[Комплексное исследование умножителей в диапазоне 3 - 64 бит]]<br />
# 2013.04 - [[Результаты синтеза двоичных умножителей (3 - 64 бит)]]<br />
# 2013.04 - [[Результаты синтеза прямых/обратных преобразователей на спец модулях вида 2^n-1, 2^n, 2^n+1 для Д.Д. до 128 бит.]]<br />
# 2013.02 - [[Сравнение разных методов умножения по модулю - 2^n-1,индексный,по методу разности квадратов и позиционный.]]<br />
# 2013.02 - [[Результат сравнения различных методов построения модулярных умножителей (индексный метод, разность квадратов, метод Espresso)]]<br />
# 2013.02 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Espresso]]<br />
# 2013.01 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Квайна]]<br />
# 2012.12 - [[Результат сравнения SAD-процессоров модулярный vs позиционный (промежуточный отчет 12.2012)]]<br />
# 2012.12 - [[Исследование позиционного умножения на нашей библиотеке]]<br />
# 2012.12 - [[Сравнение разных методов умножения по модулю]] - сравнение позиционного, [http://vscripts.ru/2012/index-modulo-multiplication.php индексного умножителя] и [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php умножителя по методу разности квадратов]<br />
# 2012.12 - [[Сравнение разных методов сложения по модулю 2^n-1]] (модуль вида 2<sup>n</sup>-1) - сравнение позиционного сумматора и двух вариантов реализации сумматора по модулю 2<sup>n</sup>-1 ([http://vscripts.ru/2012/generator-sum-2n-1.php Генератор 1], [http://vscripts.ru/dima/adder.php Генератор 2]).<br />
<br />
== Временные и тестовые скрипты ==<br />
# [http://vscripts.ru/2012/prime.php Список случайных простых чисел] - для теста от 900 до 20000 <br />
# [http://vscripts.ru/2012/multable.php Таблица умножения по модулю] - от 3 до 100 <br />
<br />
</td></tr></table><br />
__NOTOC__</div>
DimaT
https://vscripts.ru/w/Main
Main
2015-12-30T13:19:51Z
<p>DimaT: </p>
<hr />
<div><table style="width: 100%;"><tr><td style="width: 50%; vertical-align: top; border-right: 1px solid gray; padding: 0px 5px;"><br />
== Генераторы Verilog (базовые операции) ==<br />
<br />
=== Модулярные сумматоры === <br />
# [http://vscripts.ru/2012/generator-sum-2n-1.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - реализация на базе двух сумматоров и мультиплексора (вариант Романа).<br />
# [http://vscripts.ru/dima/adder.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - полностью комбинационная реализация без мультиплексора (вариант Димы).<br />
# [http://vscripts.ru/dima/all_adders.php?n=31 Генератор Verilog для сумматора по произвольному модулю] - реализация предлагающая оптимальный вариант.<br />
# [http://vscripts.ru/2014/modular-multi-sum.php Генератор Verilog для многовходового сумматора по произвольному модулю] - несколько различных вариантов сумматора нескольких переменных по модулю.<br />
# [http://vscripts.ru/dima/Gorodecky_adder_web.php Генератор Verilog для многовходового сумматора по произвольному модулю] - реализация на базе метода сложения в позиционных кодах (Городецкий).<br />
<br />
=== Модулярные умножители ===<br />
# [http://vscripts.ru/2012/index-modulo-multiplication.php Генератор Verilog для умножения по модулю (метод 1)] - от 3 до 1000 по индексному методу (умножение заменено на сложение).<br />
# [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php Генератор Verilog для умножения по модулю (метод 2)] - от 3 до 1000 по методу разности квадратов (X*Y = (1/4)*(X+Y)<sup>2</sup> - (1/4)*(X-Y)<sup>2</sup>) <br />
# [http://vscripts.ru/2015/index-modulo-multiplication-def.php Генератор Verilog для умножения по модулю (метод 3)] - позиционное умножение с последующим прямым преобразованием<br />
# [http://vscripts.ru/2015/index-modulo-multiplication-table.php Генератор Verilog для умножения по модулю (метод 4)] - модулярный умножитель на базе таблицы (case)<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-plus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>+1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-minus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>-1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>] - для n от 3 до 43.<br />
<br />
=== Классические умножители (до 128 бит) ===<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-recur.php Бинарных умножитель на базе рекурсивной модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - используется два иерархических уровня модулей вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-4-mod-generator.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - используется перспективный набор из 4-х модулей.<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-hierarchical.php Бинарный умножитель на базе иерархического метода] - используется метод "разделяй и властвуй" без использования модулярной арифметики.<br />
<br />
=== Прямые модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/forward-converter-2supn-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (версия Романа). <br />
# [http://vscripts.ru/dima/fwd_generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (версия Димы). <br />
# [http://vscripts.ru/2013/forward-converter-4-mod-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов. <br />
# [http://vscripts.ru/2015/forward-converter-universal.php Универсальный прямой преобразователь] - прямой преобразователь из позиционной системы счисления в СОК для произвольной системы модулей (Две версии: комбинационный и конвейерный).<br />
<br />
=== Обратные модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/reverse-converter-2supn-generator.php Генератор Verilog для обратного преобразователя из базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - сверхбыстрый обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-4-mod-generator.php Генератор Verilog для обратного преобразователя из 4-х элементного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-crt2-based.php Генератор Verilog обратного преобразователя для произвольных взаимнопростых модулей] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей (комбинационная и конвейерная версии).<br />
# [http://vscripts.ru/2014/reverse-converter-pipeline-mixed-radix.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей.<br />
# [http://vscripts.ru/2014/reverse-converter-pipeline-mixed-radix-with-error-correction.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется перспективная схема с уменьшенной площадью.<br />
# [http://vscripts.ru/2014/straightforward_error_correction_reverse_converter.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется стандартный метод проекций.<br />
=== КИХ-фильтры ===<br />
# [http://vscripts.ru/2013/simple-fir-filter-generator.php Генератор Verilog для КИХ-фильтров (простейший метод)] - конвейерная структура сделанная по формуле свертки O(N<sup>2</sup>).<br />
# [http://vscripts.ru/2013/simple-modular-fir-filter-generator.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/dima/verilog_generator_modular_fir_filter.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярной арифметики и БПФ] - перспективный метод с использование БПФ в конечном поле и сложностью O(N*logN)<br />
<br />
=== Скалярное произведение ===<br />
# [http://vscripts.ru/2013/simple-mac-unit.php Генератор Verilog для MAC-Unit (простейший метод)] - синхронный вариант с дефолтной реализацией.<br />
# [http://vscripts.ru/2013/fast-simple-scalar-multiplication.php Генератор Verilog для быстрого вычисления скалярного произведения с конвейризацией] - синхронный вариант на обычной позиционной арифметике.<br />
# [http://vscripts.ru/2014/modular_scalar_multiplication.php Генератор Verilog для вычисления скалярного произведения на базе модулярной арифметики] - синхронный вариант на модулярной арифметике.<br />
<br />
=== Другое ===<br />
# [http://vscripts.ru/2012/generator-sum-kwain.php Генератор Verilog для модулярных операций по методу Квайна] - генератор операций сложения и умножения, для малых модулей (от 3 до 15).<br />
# [http://vscripts.ru/2012/generator-sub-sqr.php Генератор Verilog для квадрата разности по модулю p] - состоит из вычитателя и таблицы квадратов (LUT). <br />
# [http://vscripts.ru/2013/modular-multiplication-for-fir-filter.php Генератор умножителя для конвейерной реализации модулярного FIR-фильтра]<br />
# [http://vscripts.ru/dima/fast_fourier_transform_web.php?p=257&len=128 Генератор Verilog для прямых и инверсных Теоретико Числовых БПФ] - используется конвейерная структура Radix2SPDF.<br />
# [http://vscripts.ru/2014/coder_decoder_galua_generator.php Генератор Verilog для кодера и декодера Галуа] - только отдельные кодер и декодер.<br />
<br />
== SAD процессоры (поиск различия между двумя картинками) ==<br />
# [http://vscripts.ru/2012/sad_generator.php Генератор Verilog для реализации позиционного SAD процессора] - поиск векторов компенсации движения в стандартном виде.<br />
# [http://vscripts.ru/2012/sad_modular_generator.php Генератор Verilog для реализации модулярного SAD процессора] - поиск векторов компенсации движения в модулярном базисе вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
<br />
== Формулы и математика ==<br />
# [http://vscripts.ru/2012/prime-set-generator.php Генератор простых чисел Прота для реализации операции свёртки] ([http://vscripts.ru/2012/prime-set-generator_new.php Версия 2]) - по методу БПФ в конечном поле.<br />
# [http://vscripts.ru/2012/basis-15x16x17-simple.php Формула для обратного преобразователя для базиса вида (2n-1, 2n, 2n+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код.<br />
# [http://vscripts.ru/2012/basis-15x16x17.php Проверка формул обратного преобразователя для базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код. <br />
# [http://vscripts.ru/2012/sad-modular-basis-calculator.php Генератор базисов для SAD процессоров разной размерности] - базисы специального вида и обычного. <br />
# [http://vscripts.ru/2013/draw_complex_mod.php Рисовалка области значений комплексного вычета] - вычет комплексного числа по комлексному переменному<br />
# [http://vscripts.ru/2015/check_basis.php Проверка базиса и расчет его динамического диапазона]<br />
# [http://vscripts.ru/2013/find-inverse-by-mod.php Нахождение обратного элемента по модулю]<br />
# [http://vscripts.ru/2013/radix_converter.php Преобразование позиционной системы счисления для заданного числа]<br />
# [http://vscripts.ru/2014/backward_rns_converter_online.php Преобразование из системы остаточных классов в позиционный вид]<br />
# [http://vscripts.ru/2014/recursieve_rns_basis_generator.php Генератор базисов для рекурсивной модулярной арифметики]<br />
<br />
</td><td style="width: 50%; vertical-align: top; padding: 0px 5px;"><br />
<br />
== Справочные материалы ==<br />
=== Определения ===<br />
* [[Система остаточных классов|Система остаточных классов (Модулярная арифметика)]] - определение<br />
* [[Функция Эйлера]]<br />
* [[Описание КТО II|Описание Китайской теоремы об остатках II (CRT II)]]<br />
* [[Описание КТО III|Описание Китайской теоремы об остатках III (CRT III)]]<br />
* [[Вычет по комплексному переменному]]<br />
* [[Свёртка (цифровая обработка сигналов)|Свёртка (ЦОС)]]<br />
* [[Полиадический код|Полиадический код (система счисления со смешанным основанием)]]<br />
* [[Модулярная логарифметика]]<br />
* [[Рекурсивная модулярная арифметика]]<br />
* [[Бимодульная модулярная арифметика]]<br />
* [[Система из 4 модулей (2^n-1, 2^n+1, 2^(n+1)-1, 2^(n+1)+1)|Теория по системе из 4-х модулей (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)]]<br />
* [[Фильтр с конечной импульсной характеристикой]]<br />
* [[Теоретические основы применения модулярной арифметики для обнаружения и коррекции ошибок]]<br />
* [[Описание работы универсального прямого преобразователя]]<br />
<br />
=== Алгоритмы ===<br />
* [[Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем]]<br />
* [[Нахождение обратного элемента по модулю]]<br />
* [[Схема коррекции ошибок Rajendra S. Katti]]<br />
* [[Метод умножения Шёнхаге — Штрассена]]<br />
* [[Расчет следующего значения функции на базе квадратичной интерполяции]]<br />
<br />
== Программы == <br />
* [[(Prog) Генератор Verilog из таблиц истинности для сумматоров по модулю|Генератор Verilog из таблиц истинности для сумматоров по модулю]]<br />
* [[(Prog) Расчет FIR-фильтра по стандартной формуле (Си)|Расчет FIR-фильтра по стандартной формуле]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Add (Си)|Расчет FIR-фильтра через ДПФ метод Overlap-Add]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Save|Расчет FIR-фильтра через ДПФ метод Overlap-Save]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ над конечным полем|Расчет FIR-фильтра через ДПФ над конечным полем]]<br />
* [[Программа для проверки представимости булевой функции линейным арифметическим полиномом (PHP)]]<br />
<br />
=== Разное ===<br />
* [[Система остаточных классов - введение|Учебник по СОК]] - подробное описание системы остаточных классов<br />
* [[Алгоритм Espresso]] - эффективный алгоритм для минимизации булевых функций<br />
* [[MIS: A multiple-level logic optimization system]] - система логического синтеза<br />
* [[Запустить ModelSim из командной строки]] - руководство по запуску ModelSim без использования графического интерфейса<br />
* [[Введение в АЦП]] - описание видов аналого-цифровых преобразователей (двоичных)<br />
* [[Модулярное АЦП]] - описание различных архитектур АЦП и их сравнение<br />
* [[Специальные системы модулей]] - разные типы систем<br />
* [[Пример коррекции ошибки на базе системы остаточных классов]]<br />
* [http://vscripts.ru/2015/temperature.php Клеточный автомат для моделирования температуры]<br />
* [[Схемы ISCAS85]]<br />
* [[Полезная литература]]<br />
<br />
== Результаты исследований ==<br />
# 2015.11 - [[Простой прототип модулярного процессора с коррекцией сбоев]]<br />
# 2014.07 - [[Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок]]<br />
# 2013.11 - [[Результаты синтеза прямых преобразователей для простых модулей в пределах 8 бит]]<br />
# 2013.10 - [[Моделирование работы модулярного КИХ фильтра, исследование эффективности экстраполяционных методов для коррекции ошибок]]<br />
# 2013.10 - [[Разработка модулярного КИХ фильтра на базе теоретико-числового БПФ]]<br />
# 2013.08 - [[Комплексное исследование обратных преобразователей|Комплексное исследование обратных преобразователей (4 метода)]]<br />
# 2013.05 - [[Комплексное исследование умножителей в диапазоне 3 - 64 бит]]<br />
# 2013.04 - [[Результаты синтеза двоичных умножителей (3 - 64 бит)]]<br />
# 2013.04 - [[Результаты синтеза прямых/обратных преобразователей на спец модулях вида 2^n-1, 2^n, 2^n+1 для Д.Д. до 128 бит.]]<br />
# 2013.02 - [[Сравнение разных методов умножения по модулю - 2^n-1,индексный,по методу разности квадратов и позиционный.]]<br />
# 2013.02 - [[Результат сравнения различных методов построения модулярных умножителей (индексный метод, разность квадратов, метод Espresso)]]<br />
# 2013.02 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Espresso]]<br />
# 2013.01 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Квайна]]<br />
# 2012.12 - [[Результат сравнения SAD-процессоров модулярный vs позиционный (промежуточный отчет 12.2012)]]<br />
# 2012.12 - [[Исследование позиционного умножения на нашей библиотеке]]<br />
# 2012.12 - [[Сравнение разных методов умножения по модулю]] - сравнение позиционного, [http://vscripts.ru/2012/index-modulo-multiplication.php индексного умножителя] и [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php умножителя по методу разности квадратов]<br />
# 2012.12 - [[Сравнение разных методов сложения по модулю 2^n-1]] (модуль вида 2<sup>n</sup>-1) - сравнение позиционного сумматора и двух вариантов реализации сумматора по модулю 2<sup>n</sup>-1 ([http://vscripts.ru/2012/generator-sum-2n-1.php Генератор 1], [http://vscripts.ru/dima/adder.php Генератор 2]).<br />
<br />
== Временные и тестовые скрипты ==<br />
# [http://vscripts.ru/2012/prime.php Список случайных простых чисел] - для теста от 900 до 20000 <br />
# [http://vscripts.ru/2012/multable.php Таблица умножения по модулю] - от 3 до 100 <br />
<br />
</td></tr></table><br />
__NOTOC__</div>
DimaT
https://vscripts.ru/w/%D0%A1%D1%85%D0%B5%D0%BC%D1%8B_ISCAS85
Схемы ISCAS85
2015-10-28T14:56:04Z
<p>DimaT: </p>
<hr />
<div>Набор типовых комбинационных микроэлектронных схем для тестирования эффективности алгоритмов<br />
<br />
== Список схем набора ==<br />
<table><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Post synthesis relic format</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c17</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c17.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c17_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c17_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c17_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c432</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c432_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c432_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c432_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c499</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c499.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c499_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c499_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c499_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c880</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c880.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c880_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c880_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c880_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1355</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1355.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1355_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1355_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c1355_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1908</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1908.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1908_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1908_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c1908_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c2670</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c2670.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c2670_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c2670_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c2670_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c3540</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c3540.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c3540_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c3540_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c3540_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c5315</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c5315.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c5315_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c5315_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c5315_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c6288</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c6288.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c6288_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c6288_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c6288_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c7552</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c7552.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c7552_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c7552_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c7552_syn.txt verilog]</td></tr><br />
</table><br />
<br />
=== Набор подсхем из схемы c432 ===<br />
<table><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74181</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74182</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74283</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74L85</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85_flat_cut.v verilog]</td></tr><br />
</table><br />
<br />
== Большой архив схем из набора LGSynth89 ==<br />
<br />
[http://www.cbl.ncsu.edu:16080/benchmarks/LGSynth89/ Список и описание схем]<br />
<br />
[http://vscripts.ru/res/testckt/LGSynth89/LGSynth_source.7z Исходные схемы LGSynth89 в Verilog и Pla формате]<br />
<br />
[http://vscripts.ru/res/testckt/LGSynth89/Verilog_Post_Synth.7z Синтезированные с помощью abc схемы LGSynth89 в Verilog формате]<br />
<br />
[http://vscripts.ru/res/testckt/LGSynth89/RELIC_Post_Synth.7z Синтезированные с помощью abc схемы LGSynth89 в RELIC формате]<br />
<br />
<br />
== Используемые библиотеки стандартных ячеек ==<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary.db Исходная библиотека Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_typical_conditional_nldm.lib Исходная библиотека Nangate в ".lib" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibraryCut.db Сокращенная библиотека базовых стандартных ячеек Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_Cut.lib Сокращенная библиотека базовых стандартных ячеек Nangate в ".lib" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/OurLib.genlib Библиотека основных логических вентилей в формате ".genlib" формате]</div>
DimaT
https://vscripts.ru/w/%D0%A1%D1%85%D0%B5%D0%BC%D1%8B_ISCAS85
Схемы ISCAS85
2015-10-28T14:38:43Z
<p>DimaT: </p>
<hr />
<div>Набор типовых комбинационных микроэлектронных схем для тестирования эффективности алгоритмов<br />
<br />
== Список схем набора ==<br />
<table><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Post synthesis relic format</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c17</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c17.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c17_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c17_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c17_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c432</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c432_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c432_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c432_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c499</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c499.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c499_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c499_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c499_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c880</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c880.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c880_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c880_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c880_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1355</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1355.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1355_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1355_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c1355_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1908</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1908.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1908_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1908_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c1908_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c2670</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c2670.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c2670_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c2670_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c2670_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c3540</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c3540.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c3540_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c3540_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c3540_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c5315</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c5315.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c5315_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c5315_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c5315_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c6288</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c6288.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c6288_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c6288_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c6288_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c7552</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c7552.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c7552_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c7552_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c7552_syn.txt verilog]</td></tr><br />
</table><br />
<br />
=== Набор подсхем из схемы c432 ===<br />
<table><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74181</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74182</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74283</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74L85</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85_flat_cut.v verilog]</td></tr><br />
</table><br />
<br />
== Большой архив схем из набора LGSynth89 ==<br />
[http://vscripts.ru/res/testckt/LGSynth89/LGSynth_source.7z Исходные схемы LGSynth89 в Verilog и Pla формате]<br />
<br />
[http://vscripts.ru/res/testckt/LGSynth89/Verilog_Post_Synth.7z Синтезированные с помощью abc схемы LGSynth89 в Verilog формате]<br />
<br />
[http://vscripts.ru/res/testckt/LGSynth89/RELIC_Post_Synth.7z Синтезированные с помощью abc схемы LGSynth89 в RELIC формате]<br />
<br />
<br />
== Используемые библиотеки стандартных ячеек ==<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary.db Исходная библиотека Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_typical_conditional_nldm.lib Исходная библиотека Nangate в ".lib" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibraryCut.db Сокращенная библиотека базовых стандартных ячеек Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_Cut.lib Сокращенная библиотека базовых стандартных ячеек Nangate в ".lib" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/OurLib.genlib Библиотека основных логических вентилей в формате ".genlib" формате]</div>
DimaT
https://vscripts.ru/w/%D0%A1%D1%85%D0%B5%D0%BC%D1%8B_ISCAS85
Схемы ISCAS85
2015-10-28T14:36:16Z
<p>DimaT: </p>
<hr />
<div>Набор типовых комбинационных микроэлектронных схем для тестирования эффективности алгоритмов<br />
<br />
== Список схем набора ==<br />
<table><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Post synthesis relic format</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c17</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c17.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c17_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c17_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c17_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c432</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c432_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c432_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c432_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c499</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c499.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c499_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c499_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c499_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c880</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c880.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c880_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c880_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c880_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1355</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1355.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1355_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1355_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c1355_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1908</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1908.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1908_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1908_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c1908_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c2670</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c2670.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c2670_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c2670_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c2670_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c3540</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c3540.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c3540_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c3540_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c3540_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c5315</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c5315.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c5315_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c5315_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c5315_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c6288</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c6288.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c6288_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c6288_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c6288_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c7552</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c7552.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c7552_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c7552_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c7552_syn.txt verilog]</td></tr><br />
</table><br />
<br />
=== Набор подсхем из схемы c432 ===<br />
<table><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74181</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74182</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74283</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74L85</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85_flat_cut.v verilog]</td></tr><br />
</table><br />
<br />
== Большой архив схем из набора LGSynth89 ==<br />
[http://vscripts.ru/res/testckt/LGSynth89/LGSynth_source.7z Исходные схемы LGSynth89 в Verilog и Pla формате]<br />
[http://vscripts.ru/res/testckt/LGSynth89/Verilog_Post_Synth.7z Синтезированные с помощью abc схемы LGSynth89 в Verilog формате]<br />
[http://vscripts.ru/res/testckt/LGSynth89/RELIC_Post_Synth.7z Синтезированные с помощью abc схемы LGSynth89 в RELIC формате]<br />
<br />
== Используемые библиотеки стандартных ячеек ==<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary.db Исходная библиотека Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_typical_conditional_nldm.lib Исходная библиотека Nangate в ".lib" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibraryCut.db Сокращенная библиотека базовых стандартных ячеек Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_Cut.lib Сокращенная библиотека базовых стандартных ячеек Nangate в ".lib" формате]</div>
DimaT
https://vscripts.ru/w/%D0%A1%D1%85%D0%B5%D0%BC%D1%8B_ISCAS85
Схемы ISCAS85
2015-08-27T14:57:19Z
<p>DimaT: </p>
<hr />
<div>Набор типовых комбинационных микроэлектронных схем для тестирования эффективности алгоритмов<br />
<br />
== Список схем набора ==<br />
<table><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Post synthesis relic format</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c17</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c17.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c17_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c17_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c17_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c432</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c432_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c432_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c432_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c499</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c499.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c499_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c499_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c499_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c880</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c880.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c880_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c880_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c880_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1355</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1355.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1355_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1355_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c1355_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1908</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1908.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1908_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1908_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c1908_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c2670</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c2670.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c2670_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c2670_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c2670_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c3540</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c3540.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c3540_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c3540_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c3540_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c5315</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c5315.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c5315_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c5315_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c5315_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c6288</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c6288.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c6288_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c6288_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c6288_syn.txt verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c7552</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c7552.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c7552_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c7552_flat_cut.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_relic/c7552_syn.txt verilog]</td></tr><br />
</table><br />
<br />
=== Набор подсхем из схемы c432 ===<br />
<table><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74181</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74182</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74283</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74L85</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85_flat_cut.v verilog]</td></tr><br />
</table><br />
== Используемые библиотеки стандартных ячеек ==<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary.db Исходная библиотека Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_typical_conditional_nldm.lib Исходная библиотека Nangate в ".lib" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibraryCut.db Сокращенная библиотека базовых стандартных ячеек Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_Cut.lib Сокращенная библиотека базовых стандартных ячеек Nangate в ".lib" формате]</div>
DimaT
https://vscripts.ru/w/%D0%9F%D0%BE%D0%BB%D0%B5%D0%B7%D0%BD%D0%B0%D1%8F_%D0%BB%D0%B8%D1%82%D0%B5%D1%80%D0%B0%D1%82%D1%83%D1%80%D0%B0
Полезная литература
2015-06-09T13:49:06Z
<p>DimaT: </p>
<hr />
<div>== Доступ к большим он-лайн библиотекам == <br />
* [http://onlinelibrary.wiley.com Wiley] - коллекция 1537 полнотекстовых журналов<br />
* [http://link.springer.com Издательство Springer] - Полнотекстовая коллекция электронных журналов издательства Springer <br />
* [http://www.sciencedirect.com Издательство Elsevier] - более 2000 научных журналов с полными текстами<br />
* [http://iopscience.iop.org/journals Издательство IOP Publishing]<br />
<br />
== Базовая литература ==<br />
* [http://www.amazon.com/Residue-Number-Systems-Implementation-Engineering/dp/1860948669 Residue Number Systems: Theory and Implementation]<br />
<br />
== Журналы для публикаций ==<br />
<!-- Где упоминается residue number system --><br />
* [http://www.sciencedirect.com/science/journal/00963003 Applied Mathematics and Computation]<br />
* [http://www.sciencedirect.com/science/journal/08981221 Computers & Mathematics with Applications]<br />
* [http://www.sciencedirect.com/science/journal/03770427 Journal of Computational and Applied Mathematics]<br />
* [http://www.sciencedirect.com/science/journal/0022314X Journal of Number Theory]<br />
* [http://www.sciencedirect.com/science/journal/13837621 Journal of Systems Architecture]<br />
* [http://www.sciencedirect.com/science/journal/01679260 Integration, the VLSI Journal]<br />
* [http://www.sciencedirect.com/science/journal/01651684 Signal Processing]<br />
* [http://www.sciencedirect.com/science/journal/01656074 Microprocessing and Microprogramming]<br />
* [http://www.sciencedirect.com/science/journal/00457906 Computers & Electrical Engineering]<br />
* [http://www.sciencedirect.com/science/journal/03043975 Theoretical Computer Science]<br />
* [http://www.sciencedirect.com/science/journal/00200190 Information Processing Letters ]<br />
* [http://www.sciencedirect.com/science/journal/00200255 Information Sciences]<br />
<br />
== Статьи ==<br />
<br />
=== DSP ===<br />
* [http://www.researchgate.net/publication/4034620_RDSP_a_RISC_DSP_based_on_residue_number_system/file/9fcfd50a916e3578e8.pdf RDSP: A RISC DSP based on Residue Number System] (2003) - показывает что применение RNS для проектирования 32-битного ЦОС, дает преимущества как по скорости (15%), так и по площади (30%) и по мощности (22%). Используется специальный набор модулей (2<sup>n</sup>-1, 2<sup>2n</sup>, 2<sup>n</sup>+1), который при n=8 покрывает 32-битный диапазон.<br />
<br />
=== Подбор базисов ===<br />
* [http://arxiv.org/pdf/1211.5248v1 Design Of A Reconfigurable DSP Processor With Bit Efficient Residue Number System] (2012) - Бит-эффективный подбор модулей для заданной размерности данных. Основан на специальных наборах вида (2<sup>n</sup>). Подбор ведется для заданного количества модулей в базисе от 3 до 6.<br />
<br />
=== Специальные модули ===<br />
* [https://www.jstage.jst.go.jp/article/elex/8/12/8_12_897/_pdf Fully parallel comparator for the moduli set {2^n,2^n-1,2^n+1}] (2011) - быстрое сравнение чисел для базиса вида {2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1}, основанный на операции вычитания.<br />
* [http://etd.lsu.edu/docs/available/etd-11052010-141445/unrestricted/Report_Nov2.pdf OPTIMIZATION OF NEW CHINESE REMAINDER THEOREMS USING SPECIAL MODULI SETS] - новые версии Китайской теоремы об остатках для эффективной реализации немодульных операций на "не классических" специальных наборах модулей.<br />
* [http://www.iis.ee.ethz.ch/~zimmi/publications/modulo_arith.pdf Efficient VLSI implementation of modulo (2<sup>n</sup>±1) addition and multiplication] (R Zimmermann, 1999) - эффективное умножение по модулю 2<sup>n</sup>±1<br />
* [http://www2.lirmm.fr/arith18/papers/Sousa-RNS.pdf Efficient Method for Magnitude Comparison in RNS Based on Two Pairs of Conjugate Moduli] (Leonel Sousa, 2007) - Интересный набор из 4-х спец-модулей. Эффективная реализация прямых/обратных преобразователей. Эффективная реализация сравнения по величине. Использование для проектирования SAD-процессора.<br />
* [http://ijcsi.org/papers/IJCSI-8-3-1-407-414.pdf Fast Overflow Detection in Moduli Set {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (Mehrin Rouhifar, Mehdi Hosseinzadeh Saeid Bahanfar and Mohammad Teshnehlab, 2011) - определение переполнения для спецсистемы модулей <br />
* [https://www2.lirmm.fr/lirmm/interne/BIBLI/CDROM/MIC/2011/ISCAS_2011/Papers/B2L-D-3-1130.pdf A new RNS scaler for {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (JYS Low, CH Chang, 2011)<br />
<br />
=== Округление, масштабирование, деление в модулярной арифметике ===<br />
* [http://mod.stavsu.ru/articles/sokcon36.pdf МЕТОДЫ И АЛГОРИТМЫ ОКРУГЛЕНИЯ, МАСШТАБИРОВАНИЯ И ДЕЛЕНИЯ ЧИСЕЛ В МОДУЛЯРНОЙ АРИФМЕТИКЕ] - В статье рассмотрены методы и алгоритмы деления числа в модулярном коде на одно из оснований или их произведение.<br />
<br />
=== Логические функции ===<br />
* [http://www.blif.org/~satrajit/pubs/thesis-ds.pdf On Algorithms for Technology Mapping] (2001) - предложены алгоритмы для натягивания логической функции на заданную библиотеку логических элементов.<br />
<br />
=== Помехоустойчивость и сбоеустойчивость ===<br />
* [http://eprints.soton.ac.uk/257134/1/lly-lh-vtcfall-2001-2.pdf REDUNDANT RESIDUE NUMBER SYSTEM BASED ERROR CORRECTION CODES (2001, Lie-Liang Yang and Lajos Hanzo)] - основные формулы для коррекции ошибок на базе RRNS (Избыточной системы остаточных классов).<br />
* [http://venus.ece.ndsu.nodak.edu/~katti/pdf/j09.pdf A new residue arithmetic error correction scheme] - предложен метод нахождения и коррекции ошибок на основе RNS, в которой система модулей не является взаимнопростой.<br />
* [http://jtec.utem.edu.my/index2.php?option=com_docman&task=doc_view&gid=86&Itemid=49 Using RRNS Codes for Cluster Faults Tolerance in Hybrid Memories] - использование RNS для локализации ошибок в гибридной памяти <br />
===== Помехоустойчивая булева логика =====<br />
* [http://vscripts.ru/res/pdf/boolean%20logic%20with%20fault%20tolerant%20coding.pdf Boolean logic with fault tolerant coding] - помехоустойчивое кодирование при реализации булевых функций<br />
* [http://www.swsys.ru/index.php?page=article&id=2602 Исследование архитектурной чувствительности к сбоям с использованием метода статистического внесения сбоев] - методология моделирования схем со случайными ошибками<br />
* [http://ofinko.ru/files/pdf/RID/article_Finko2004aRUS.pdf Реализация систем булевых функций большой размерности методами модулярной арифметики] - принцип реализация булевых функций методами модулярной арифметики<br />
<br />
=== КИХ-фильтры (FIR-filters) ===<br />
* [http://www.comm.utoronto.ca/~dkundur/course_info/real-time-DSP/notes/8_Kundur_Overlap_Save_Add.pdf Overlap-Save and Overlap-Add (Dr. Deepa Kundur)] - доступным языком объяснены методы фильтрации длинных сигналов: Overlap-Add и Overlap-Save.<br />
* [http://www.researchgate.net/publication/224254503_Fast_and_energy-efficient_constant-coefficient_FIR_filters_using_residue_number_system/file/9fcfd510a99ff86bd7.pdf Fast and energy-efficient constant-coefficient FIR filters using residue number system, 2011]<br />
* [http://orbit.dtu.dk/fedora/objects/orbit:117124/datastreams/file_94b457b9-1f5f-42f0-8f16-98b195a5efe3/content Power Efficient Design of Parallel/Serial FIR Filters in RNS, 2012]<br />
<br />
=== Криптография ===<br />
* [http://hal.archives-ouvertes.fr/docs/00/09/03/66/PDF/D8.PDF A Full RNS Implementation of RSA (2002)] - реализация RNS с помощью системы остаточных классов<br />
* [http://www.cai.sk/ojs/index.php/cai/article/viewFile/116/98 MONTGOMERY AND RNS FOR RSA HARDWARE IMPLEMENTATION (2009)] - быстрая реализация RNS с помощью системы остаточных классов (площадь х10, скорость х2)<br />
* [http://link.springer.com/article/10.1007%2Fs12209-012-1902-7 Hardware architecture for RSA cryptography based on residue number system (2012)]<br />
* [http://www.ddt.cs.vsu.ru/?q=system/files/09.pdf Криптография с использованием эллиптических кривых]<br />
* [http://www.ccs.asia.edu.tw/ezfiles/2/1002/img/370/1203-3.pdf Elliptic Curve Point Multiplication by Generalized Mersenne Numbers] - реализация модулярного умножения Монтгомери для вычислений на эллиптических кривых, базирующаяся на обобщенных числах Мерсена<br />
<br />
== Книги ==<br />
=== Математика ===<br />
* [http://ftfsite.ru/wp-content/files/mmf_tfkp_LavrentevShabat1965ru_2.2.pdf Методы теории функций комплексного переменного] (М.А. Лаврентьев Б.В. Шабат)<br />
* [http://topology.math.csu.ru/library/posob/terch/VINOGRADOV_NUMBER_THEORY.PDF Основы теории чисел (Виноградов И.М.)]<br />
* [http://bookinist.net/books/bookid-320879.html Непозиционные представления в многомерных числовых системах] (Синьков М.В., Губарени Н.М. (1979))<br />
<br />
== Сайты со статьями по модулярной арифметике ==<br />
* [http://ofinko.ru/index.php/rid Официальный сайт ученого Финько Олега Анатольевича]<br />
<br />
== Разное ==<br />
* [http://amath.colorado.edu/documentation/LaTeX/Symbols.pdf Символы Latex]<br />
* [https://github.com/zhemao/ez8 Описание 8-битного процессора (The easy 8-bit processor)]<br />
* [http://www.aoki.ecei.tohoku.ac.jp/arith/mg/request.php Онлайн генератор бинарных умножителей]</div>
DimaT
https://vscripts.ru/w/%D0%9F%D0%BE%D0%BB%D0%B5%D0%B7%D0%BD%D0%B0%D1%8F_%D0%BB%D0%B8%D1%82%D0%B5%D1%80%D0%B0%D1%82%D1%83%D1%80%D0%B0
Полезная литература
2015-02-27T07:48:11Z
<p>DimaT: </p>
<hr />
<div>== Доступ к большим он-лайн библиотекам == <br />
* [http://onlinelibrary.wiley.com Wiley] - коллекция 1537 полнотекстовых журналов<br />
* [http://link.springer.com Издательство Springer] - Полнотекстовая коллекция электронных журналов издательства Springer <br />
* [http://www.sciencedirect.com Издательство Elsevier] - более 2000 научных журналов с полными текстами<br />
* [http://iopscience.iop.org/journals Издательство IOP Publishing]<br />
<br />
== Базовая литература ==<br />
* [http://www.amazon.com/Residue-Number-Systems-Implementation-Engineering/dp/1860948669 Residue Number Systems: Theory and Implementation]<br />
<br />
== Журналы для публикаций ==<br />
<!-- Где упоминается residue number system --><br />
* [http://www.sciencedirect.com/science/journal/00963003 Applied Mathematics and Computation]<br />
* [http://www.sciencedirect.com/science/journal/08981221 Computers & Mathematics with Applications]<br />
* [http://www.sciencedirect.com/science/journal/03770427 Journal of Computational and Applied Mathematics]<br />
* [http://www.sciencedirect.com/science/journal/0022314X Journal of Number Theory]<br />
* [http://www.sciencedirect.com/science/journal/13837621 Journal of Systems Architecture]<br />
* [http://www.sciencedirect.com/science/journal/01679260 Integration, the VLSI Journal]<br />
* [http://www.sciencedirect.com/science/journal/01651684 Signal Processing]<br />
* [http://www.sciencedirect.com/science/journal/01656074 Microprocessing and Microprogramming]<br />
* [http://www.sciencedirect.com/science/journal/00457906 Computers & Electrical Engineering]<br />
* [http://www.sciencedirect.com/science/journal/03043975 Theoretical Computer Science]<br />
* [http://www.sciencedirect.com/science/journal/00200190 Information Processing Letters ]<br />
* [http://www.sciencedirect.com/science/journal/00200255 Information Sciences]<br />
<br />
== Статьи ==<br />
<br />
=== DSP ===<br />
* [http://www.researchgate.net/publication/4034620_RDSP_a_RISC_DSP_based_on_residue_number_system/file/9fcfd50a916e3578e8.pdf RDSP: A RISC DSP based on Residue Number System] (2003) - показывает что применение RNS для проектирования 32-битного ЦОС, дает преимущества как по скорости (15%), так и по площади (30%) и по мощности (22%). Используется специальный набор модулей (2<sup>n</sup>-1, 2<sup>2n</sup>, 2<sup>n</sup>+1), который при n=8 покрывает 32-битный диапазон.<br />
<br />
=== Подбор базисов ===<br />
* [http://arxiv.org/pdf/1211.5248v1 Design Of A Reconfigurable DSP Processor With Bit Efficient Residue Number System] (2012) - Бит-эффективный подбор модулей для заданной размерности данных. Основан на специальных наборах вида (2<sup>n</sup>). Подбор ведется для заданного количества модулей в базисе от 3 до 6.<br />
<br />
=== Специальные модули ===<br />
* [https://www.jstage.jst.go.jp/article/elex/8/12/8_12_897/_pdf Fully parallel comparator for the moduli set {2^n,2^n-1,2^n+1}] (2011) - быстрое сравнение чисел для базиса вида {2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1}, основанный на операции вычитания.<br />
* [http://etd.lsu.edu/docs/available/etd-11052010-141445/unrestricted/Report_Nov2.pdf OPTIMIZATION OF NEW CHINESE REMAINDER THEOREMS USING SPECIAL MODULI SETS] - новые версии Китайской теоремы об остатках для эффективной реализации немодульных операций на "не классических" специальных наборах модулей.<br />
* [http://www.iis.ee.ethz.ch/~zimmi/publications/modulo_arith.pdf Efficient VLSI implementation of modulo (2<sup>n</sup>±1) addition and multiplication] (R Zimmermann, 1999) - эффективное умножение по модулю 2<sup>n</sup>±1<br />
* [http://www2.lirmm.fr/arith18/papers/Sousa-RNS.pdf Efficient Method for Magnitude Comparison in RNS Based on Two Pairs of Conjugate Moduli] (Leonel Sousa, 2007) - Интересный набор из 4-х спец-модулей. Эффективная реализация прямых/обратных преобразователей. Эффективная реализация сравнения по величине. Использование для проектирования SAD-процессора.<br />
* [http://ijcsi.org/papers/IJCSI-8-3-1-407-414.pdf Fast Overflow Detection in Moduli Set {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (Mehrin Rouhifar, Mehdi Hosseinzadeh Saeid Bahanfar and Mohammad Teshnehlab, 2011) - определение переполнения для спецсистемы модулей <br />
* [https://www2.lirmm.fr/lirmm/interne/BIBLI/CDROM/MIC/2011/ISCAS_2011/Papers/B2L-D-3-1130.pdf A new RNS scaler for {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (JYS Low, CH Chang, 2011)<br />
<br />
=== Округление, масштабирование, деление в модулярной арифметике ===<br />
* [http://mod.stavsu.ru/articles/sokcon36.pdf МЕТОДЫ И АЛГОРИТМЫ ОКРУГЛЕНИЯ, МАСШТАБИРОВАНИЯ И ДЕЛЕНИЯ ЧИСЕЛ В МОДУЛЯРНОЙ АРИФМЕТИКЕ] - В статье рассмотрены методы и алгоритмы деления числа в модулярном коде на одно из оснований или их произведение.<br />
<br />
=== Логические функции ===<br />
* [http://www.blif.org/~satrajit/pubs/thesis-ds.pdf On Algorithms for Technology Mapping] (2001) - предложены алгоритмы для натягивания логической функции на заданную библиотеку логических элементов.<br />
<br />
=== Помехоустойчивость и сбоеустойчивость ===<br />
* [http://eprints.soton.ac.uk/257134/1/lly-lh-vtcfall-2001-2.pdf REDUNDANT RESIDUE NUMBER SYSTEM BASED ERROR CORRECTION CODES (2001, Lie-Liang Yang and Lajos Hanzo)] - основные формулы для коррекции ошибок на базе RRNS (Избыточной системы остаточных классов).<br />
* [http://venus.ece.ndsu.nodak.edu/~katti/pdf/j09.pdf A new residue arithmetic error correction scheme] - предложен метод нахождения и коррекции ошибок на основе RNS, в которой система модулей не является взаимнопростой.<br />
* [http://jtec.utem.edu.my/index2.php?option=com_docman&task=doc_view&gid=86&Itemid=49 Using RRNS Codes for Cluster Faults Tolerance in Hybrid Memories] - использование RNS для локализации ошибок в гибридной памяти <br />
===== Помехоустойчивая булева логика =====<br />
* [http://vscripts.ru/res/pdf/boolean%20logic%20with%20fault%20tolerant%20coding.pdf Boolean logic with fault tolerant coding] - помехоустойчивое кодирование при реализации булевых функций<br />
* [http://www.swsys.ru/index.php?page=article&id=2602 Исследование архитектурной чувствительности к сбоям с использованием метода статистического внесения сбоев] - методология моделирования схем со случайными ошибками<br />
* [http://ofinko.ru/files/pdf/RID/article_Finko2004aRUS.pdf Реализация систем булевых функций большой размерности методами модулярной арифметики] - принцип реализация булевых функций методами модулярной арифметики<br />
<br />
=== КИХ-фильтры (FIR-filters) ===<br />
* [http://www.comm.utoronto.ca/~dkundur/course_info/real-time-DSP/notes/8_Kundur_Overlap_Save_Add.pdf Overlap-Save and Overlap-Add (Dr. Deepa Kundur)] - доступным языком объяснены методы фильтрации длинных сигналов: Overlap-Add и Overlap-Save.<br />
* [http://www.researchgate.net/publication/224254503_Fast_and_energy-efficient_constant-coefficient_FIR_filters_using_residue_number_system/file/9fcfd510a99ff86bd7.pdf Fast and energy-efficient constant-coefficient FIR filters using residue number system, 2011]<br />
* [http://orbit.dtu.dk/fedora/objects/orbit:117124/datastreams/file_94b457b9-1f5f-42f0-8f16-98b195a5efe3/content Power Efficient Design of Parallel/Serial FIR Filters in RNS, 2012]<br />
<br />
=== Криптография ===<br />
* [http://hal.archives-ouvertes.fr/docs/00/09/03/66/PDF/D8.PDF A Full RNS Implementation of RSA (2002)] - реализация RNS с помощью системы остаточных классов<br />
* [http://www.cai.sk/ojs/index.php/cai/article/viewFile/116/98 MONTGOMERY AND RNS FOR RSA HARDWARE IMPLEMENTATION (2009)] - быстрая реализация RNS с помощью системы остаточных классов (площадь х10, скорость х2)<br />
* [http://link.springer.com/article/10.1007%2Fs12209-012-1902-7 Hardware architecture for RSA cryptography based on residue number system (2012)]<br />
* [http://www.ddt.cs.vsu.ru/?q=system/files/09.pdf Криптография с использованием эллиптических кривых]<br />
* [http://www.ccs.asia.edu.tw/ezfiles/2/1002/img/370/1203-3.pdf Elliptic Curve Point Multiplication by Generalized Mersenne Numbers] - реализация модулярного умножения Монтгомери для вычислений на эллиптических кривых, базирующаяся на обобщенных числах Мерсена<br />
<br />
== Книги ==<br />
=== Математика ===<br />
* [http://ftfsite.ru/wp-content/files/mmf_tfkp_LavrentevShabat1965ru_2.2.pdf Методы теории функций комплексного переменного] (М.А. Лаврентьев Б.В. Шабат)<br />
* [http://topology.math.csu.ru/library/posob/terch/VINOGRADOV_NUMBER_THEORY.PDF Основы теории чисел (Виноградов И.М.)]<br />
* [http://bookinist.net/books/bookid-320879.html Непозиционные представления в многомерных числовых системах] (Синьков М.В., Губарени Н.М. (1979))<br />
<br />
== Сайты со статьями по модулярной арифметике ==<br />
* [http://ofinko.ru/index.php/rid Официальный сайт ученого Финько Олега Анатольевича]<br />
<br />
== Разное ==<br />
* [http://amath.colorado.edu/documentation/LaTeX/Symbols.pdf Символы Latex]</div>
DimaT
https://vscripts.ru/w/%D0%9F%D0%BE%D0%BB%D0%B5%D0%B7%D0%BD%D0%B0%D1%8F_%D0%BB%D0%B8%D1%82%D0%B5%D1%80%D0%B0%D1%82%D1%83%D1%80%D0%B0
Полезная литература
2015-02-27T07:47:09Z
<p>DimaT: </p>
<hr />
<div>== Доступ к большим он-лайн библиотекам == <br />
* [http://onlinelibrary.wiley.com Wiley] - коллекция 1537 полнотекстовых журналов<br />
* [http://link.springer.com Издательство Springer] - Полнотекстовая коллекция электронных журналов издательства Springer <br />
* [http://www.sciencedirect.com Издательство Elsevier] - более 2000 научных журналов с полными текстами<br />
* [http://www.springerlink.com Издательство Springer] - более 1200 научных журналов с полными текстами<br />
* [http://iopscience.iop.org/journals Издательство IOP Publishing]<br />
<br />
== Базовая литература ==<br />
* [http://www.amazon.com/Residue-Number-Systems-Implementation-Engineering/dp/1860948669 Residue Number Systems: Theory and Implementation]<br />
<br />
== Журналы для публикаций ==<br />
<!-- Где упоминается residue number system --><br />
* [http://www.sciencedirect.com/science/journal/00963003 Applied Mathematics and Computation]<br />
* [http://www.sciencedirect.com/science/journal/08981221 Computers & Mathematics with Applications]<br />
* [http://www.sciencedirect.com/science/journal/03770427 Journal of Computational and Applied Mathematics]<br />
* [http://www.sciencedirect.com/science/journal/0022314X Journal of Number Theory]<br />
* [http://www.sciencedirect.com/science/journal/13837621 Journal of Systems Architecture]<br />
* [http://www.sciencedirect.com/science/journal/01679260 Integration, the VLSI Journal]<br />
* [http://www.sciencedirect.com/science/journal/01651684 Signal Processing]<br />
* [http://www.sciencedirect.com/science/journal/01656074 Microprocessing and Microprogramming]<br />
* [http://www.sciencedirect.com/science/journal/00457906 Computers & Electrical Engineering]<br />
* [http://www.sciencedirect.com/science/journal/03043975 Theoretical Computer Science]<br />
* [http://www.sciencedirect.com/science/journal/00200190 Information Processing Letters ]<br />
* [http://www.sciencedirect.com/science/journal/00200255 Information Sciences]<br />
<br />
== Статьи ==<br />
<br />
=== DSP ===<br />
* [http://www.researchgate.net/publication/4034620_RDSP_a_RISC_DSP_based_on_residue_number_system/file/9fcfd50a916e3578e8.pdf RDSP: A RISC DSP based on Residue Number System] (2003) - показывает что применение RNS для проектирования 32-битного ЦОС, дает преимущества как по скорости (15%), так и по площади (30%) и по мощности (22%). Используется специальный набор модулей (2<sup>n</sup>-1, 2<sup>2n</sup>, 2<sup>n</sup>+1), который при n=8 покрывает 32-битный диапазон.<br />
<br />
=== Подбор базисов ===<br />
* [http://arxiv.org/pdf/1211.5248v1 Design Of A Reconfigurable DSP Processor With Bit Efficient Residue Number System] (2012) - Бит-эффективный подбор модулей для заданной размерности данных. Основан на специальных наборах вида (2<sup>n</sup>). Подбор ведется для заданного количества модулей в базисе от 3 до 6.<br />
<br />
=== Специальные модули ===<br />
* [https://www.jstage.jst.go.jp/article/elex/8/12/8_12_897/_pdf Fully parallel comparator for the moduli set {2^n,2^n-1,2^n+1}] (2011) - быстрое сравнение чисел для базиса вида {2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1}, основанный на операции вычитания.<br />
* [http://etd.lsu.edu/docs/available/etd-11052010-141445/unrestricted/Report_Nov2.pdf OPTIMIZATION OF NEW CHINESE REMAINDER THEOREMS USING SPECIAL MODULI SETS] - новые версии Китайской теоремы об остатках для эффективной реализации немодульных операций на "не классических" специальных наборах модулей.<br />
* [http://www.iis.ee.ethz.ch/~zimmi/publications/modulo_arith.pdf Efficient VLSI implementation of modulo (2<sup>n</sup>±1) addition and multiplication] (R Zimmermann, 1999) - эффективное умножение по модулю 2<sup>n</sup>±1<br />
* [http://www2.lirmm.fr/arith18/papers/Sousa-RNS.pdf Efficient Method for Magnitude Comparison in RNS Based on Two Pairs of Conjugate Moduli] (Leonel Sousa, 2007) - Интересный набор из 4-х спец-модулей. Эффективная реализация прямых/обратных преобразователей. Эффективная реализация сравнения по величине. Использование для проектирования SAD-процессора.<br />
* [http://ijcsi.org/papers/IJCSI-8-3-1-407-414.pdf Fast Overflow Detection in Moduli Set {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (Mehrin Rouhifar, Mehdi Hosseinzadeh Saeid Bahanfar and Mohammad Teshnehlab, 2011) - определение переполнения для спецсистемы модулей <br />
* [https://www2.lirmm.fr/lirmm/interne/BIBLI/CDROM/MIC/2011/ISCAS_2011/Papers/B2L-D-3-1130.pdf A new RNS scaler for {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (JYS Low, CH Chang, 2011)<br />
<br />
=== Округление, масштабирование, деление в модулярной арифметике ===<br />
* [http://mod.stavsu.ru/articles/sokcon36.pdf МЕТОДЫ И АЛГОРИТМЫ ОКРУГЛЕНИЯ, МАСШТАБИРОВАНИЯ И ДЕЛЕНИЯ ЧИСЕЛ В МОДУЛЯРНОЙ АРИФМЕТИКЕ] - В статье рассмотрены методы и алгоритмы деления числа в модулярном коде на одно из оснований или их произведение.<br />
<br />
=== Логические функции ===<br />
* [http://www.blif.org/~satrajit/pubs/thesis-ds.pdf On Algorithms for Technology Mapping] (2001) - предложены алгоритмы для натягивания логической функции на заданную библиотеку логических элементов.<br />
<br />
=== Помехоустойчивость и сбоеустойчивость ===<br />
* [http://eprints.soton.ac.uk/257134/1/lly-lh-vtcfall-2001-2.pdf REDUNDANT RESIDUE NUMBER SYSTEM BASED ERROR CORRECTION CODES (2001, Lie-Liang Yang and Lajos Hanzo)] - основные формулы для коррекции ошибок на базе RRNS (Избыточной системы остаточных классов).<br />
* [http://venus.ece.ndsu.nodak.edu/~katti/pdf/j09.pdf A new residue arithmetic error correction scheme] - предложен метод нахождения и коррекции ошибок на основе RNS, в которой система модулей не является взаимнопростой.<br />
* [http://jtec.utem.edu.my/index2.php?option=com_docman&task=doc_view&gid=86&Itemid=49 Using RRNS Codes for Cluster Faults Tolerance in Hybrid Memories] - использование RNS для локализации ошибок в гибридной памяти <br />
===== Помехоустойчивая булева логика =====<br />
* [http://vscripts.ru/res/pdf/boolean%20logic%20with%20fault%20tolerant%20coding.pdf Boolean logic with fault tolerant coding] - помехоустойчивое кодирование при реализации булевых функций<br />
* [http://www.swsys.ru/index.php?page=article&id=2602 Исследование архитектурной чувствительности к сбоям с использованием метода статистического внесения сбоев] - методология моделирования схем со случайными ошибками<br />
* [http://ofinko.ru/files/pdf/RID/article_Finko2004aRUS.pdf Реализация систем булевых функций большой размерности методами модулярной арифметики] - принцип реализация булевых функций методами модулярной арифметики<br />
<br />
=== КИХ-фильтры (FIR-filters) ===<br />
* [http://www.comm.utoronto.ca/~dkundur/course_info/real-time-DSP/notes/8_Kundur_Overlap_Save_Add.pdf Overlap-Save and Overlap-Add (Dr. Deepa Kundur)] - доступным языком объяснены методы фильтрации длинных сигналов: Overlap-Add и Overlap-Save.<br />
* [http://www.researchgate.net/publication/224254503_Fast_and_energy-efficient_constant-coefficient_FIR_filters_using_residue_number_system/file/9fcfd510a99ff86bd7.pdf Fast and energy-efficient constant-coefficient FIR filters using residue number system, 2011]<br />
* [http://orbit.dtu.dk/fedora/objects/orbit:117124/datastreams/file_94b457b9-1f5f-42f0-8f16-98b195a5efe3/content Power Efficient Design of Parallel/Serial FIR Filters in RNS, 2012]<br />
<br />
=== Криптография ===<br />
* [http://hal.archives-ouvertes.fr/docs/00/09/03/66/PDF/D8.PDF A Full RNS Implementation of RSA (2002)] - реализация RNS с помощью системы остаточных классов<br />
* [http://www.cai.sk/ojs/index.php/cai/article/viewFile/116/98 MONTGOMERY AND RNS FOR RSA HARDWARE IMPLEMENTATION (2009)] - быстрая реализация RNS с помощью системы остаточных классов (площадь х10, скорость х2)<br />
* [http://link.springer.com/article/10.1007%2Fs12209-012-1902-7 Hardware architecture for RSA cryptography based on residue number system (2012)]<br />
* [http://www.ddt.cs.vsu.ru/?q=system/files/09.pdf Криптография с использованием эллиптических кривых]<br />
* [http://www.ccs.asia.edu.tw/ezfiles/2/1002/img/370/1203-3.pdf Elliptic Curve Point Multiplication by Generalized Mersenne Numbers] - реализация модулярного умножения Монтгомери для вычислений на эллиптических кривых, базирующаяся на обобщенных числах Мерсена<br />
<br />
== Книги ==<br />
=== Математика ===<br />
* [http://ftfsite.ru/wp-content/files/mmf_tfkp_LavrentevShabat1965ru_2.2.pdf Методы теории функций комплексного переменного] (М.А. Лаврентьев Б.В. Шабат)<br />
* [http://topology.math.csu.ru/library/posob/terch/VINOGRADOV_NUMBER_THEORY.PDF Основы теории чисел (Виноградов И.М.)]<br />
* [http://bookinist.net/books/bookid-320879.html Непозиционные представления в многомерных числовых системах] (Синьков М.В., Губарени Н.М. (1979))<br />
<br />
== Сайты со статьями по модулярной арифметике ==<br />
* [http://ofinko.ru/index.php/rid Официальный сайт ученого Финько Олега Анатольевича]<br />
<br />
== Разное ==<br />
* [http://amath.colorado.edu/documentation/LaTeX/Symbols.pdf Символы Latex]</div>
DimaT
https://vscripts.ru/w/%D0%9F%D0%BE%D0%BB%D0%B5%D0%B7%D0%BD%D0%B0%D1%8F_%D0%BB%D0%B8%D1%82%D0%B5%D1%80%D0%B0%D1%82%D1%83%D1%80%D0%B0
Полезная литература
2015-02-27T07:46:39Z
<p>DimaT: </p>
<hr />
<div>== Доступ к большим он-лайн библиотекам == <br />
* [http://onlinelibrary.wiley.com Wiley] - коллекция 1537 полнотекстовых журналов<br />
* [http:/link.springer.com Издательство Springer] - Полнотекстовая коллекция электронных журналов издательства Springer <br />
* [http://www.sciencedirect.com Издательство Elsevier] - более 2000 научных журналов с полными текстами<br />
* [http://www.springerlink.com Издательство Springer] - более 1200 научных журналов с полными текстами<br />
* [http://iopscience.iop.org/journals Издательство IOP Publishing]<br />
<br />
== Базовая литература ==<br />
* [http://www.amazon.com/Residue-Number-Systems-Implementation-Engineering/dp/1860948669 Residue Number Systems: Theory and Implementation]<br />
<br />
== Журналы для публикаций ==<br />
<!-- Где упоминается residue number system --><br />
* [http://www.sciencedirect.com/science/journal/00963003 Applied Mathematics and Computation]<br />
* [http://www.sciencedirect.com/science/journal/08981221 Computers & Mathematics with Applications]<br />
* [http://www.sciencedirect.com/science/journal/03770427 Journal of Computational and Applied Mathematics]<br />
* [http://www.sciencedirect.com/science/journal/0022314X Journal of Number Theory]<br />
* [http://www.sciencedirect.com/science/journal/13837621 Journal of Systems Architecture]<br />
* [http://www.sciencedirect.com/science/journal/01679260 Integration, the VLSI Journal]<br />
* [http://www.sciencedirect.com/science/journal/01651684 Signal Processing]<br />
* [http://www.sciencedirect.com/science/journal/01656074 Microprocessing and Microprogramming]<br />
* [http://www.sciencedirect.com/science/journal/00457906 Computers & Electrical Engineering]<br />
* [http://www.sciencedirect.com/science/journal/03043975 Theoretical Computer Science]<br />
* [http://www.sciencedirect.com/science/journal/00200190 Information Processing Letters ]<br />
* [http://www.sciencedirect.com/science/journal/00200255 Information Sciences]<br />
<br />
== Статьи ==<br />
<br />
=== DSP ===<br />
* [http://www.researchgate.net/publication/4034620_RDSP_a_RISC_DSP_based_on_residue_number_system/file/9fcfd50a916e3578e8.pdf RDSP: A RISC DSP based on Residue Number System] (2003) - показывает что применение RNS для проектирования 32-битного ЦОС, дает преимущества как по скорости (15%), так и по площади (30%) и по мощности (22%). Используется специальный набор модулей (2<sup>n</sup>-1, 2<sup>2n</sup>, 2<sup>n</sup>+1), который при n=8 покрывает 32-битный диапазон.<br />
<br />
=== Подбор базисов ===<br />
* [http://arxiv.org/pdf/1211.5248v1 Design Of A Reconfigurable DSP Processor With Bit Efficient Residue Number System] (2012) - Бит-эффективный подбор модулей для заданной размерности данных. Основан на специальных наборах вида (2<sup>n</sup>). Подбор ведется для заданного количества модулей в базисе от 3 до 6.<br />
<br />
=== Специальные модули ===<br />
* [https://www.jstage.jst.go.jp/article/elex/8/12/8_12_897/_pdf Fully parallel comparator for the moduli set {2^n,2^n-1,2^n+1}] (2011) - быстрое сравнение чисел для базиса вида {2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1}, основанный на операции вычитания.<br />
* [http://etd.lsu.edu/docs/available/etd-11052010-141445/unrestricted/Report_Nov2.pdf OPTIMIZATION OF NEW CHINESE REMAINDER THEOREMS USING SPECIAL MODULI SETS] - новые версии Китайской теоремы об остатках для эффективной реализации немодульных операций на "не классических" специальных наборах модулей.<br />
* [http://www.iis.ee.ethz.ch/~zimmi/publications/modulo_arith.pdf Efficient VLSI implementation of modulo (2<sup>n</sup>±1) addition and multiplication] (R Zimmermann, 1999) - эффективное умножение по модулю 2<sup>n</sup>±1<br />
* [http://www2.lirmm.fr/arith18/papers/Sousa-RNS.pdf Efficient Method for Magnitude Comparison in RNS Based on Two Pairs of Conjugate Moduli] (Leonel Sousa, 2007) - Интересный набор из 4-х спец-модулей. Эффективная реализация прямых/обратных преобразователей. Эффективная реализация сравнения по величине. Использование для проектирования SAD-процессора.<br />
* [http://ijcsi.org/papers/IJCSI-8-3-1-407-414.pdf Fast Overflow Detection in Moduli Set {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (Mehrin Rouhifar, Mehdi Hosseinzadeh Saeid Bahanfar and Mohammad Teshnehlab, 2011) - определение переполнения для спецсистемы модулей <br />
* [https://www2.lirmm.fr/lirmm/interne/BIBLI/CDROM/MIC/2011/ISCAS_2011/Papers/B2L-D-3-1130.pdf A new RNS scaler for {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (JYS Low, CH Chang, 2011)<br />
<br />
=== Округление, масштабирование, деление в модулярной арифметике ===<br />
* [http://mod.stavsu.ru/articles/sokcon36.pdf МЕТОДЫ И АЛГОРИТМЫ ОКРУГЛЕНИЯ, МАСШТАБИРОВАНИЯ И ДЕЛЕНИЯ ЧИСЕЛ В МОДУЛЯРНОЙ АРИФМЕТИКЕ] - В статье рассмотрены методы и алгоритмы деления числа в модулярном коде на одно из оснований или их произведение.<br />
<br />
=== Логические функции ===<br />
* [http://www.blif.org/~satrajit/pubs/thesis-ds.pdf On Algorithms for Technology Mapping] (2001) - предложены алгоритмы для натягивания логической функции на заданную библиотеку логических элементов.<br />
<br />
=== Помехоустойчивость и сбоеустойчивость ===<br />
* [http://eprints.soton.ac.uk/257134/1/lly-lh-vtcfall-2001-2.pdf REDUNDANT RESIDUE NUMBER SYSTEM BASED ERROR CORRECTION CODES (2001, Lie-Liang Yang and Lajos Hanzo)] - основные формулы для коррекции ошибок на базе RRNS (Избыточной системы остаточных классов).<br />
* [http://venus.ece.ndsu.nodak.edu/~katti/pdf/j09.pdf A new residue arithmetic error correction scheme] - предложен метод нахождения и коррекции ошибок на основе RNS, в которой система модулей не является взаимнопростой.<br />
* [http://jtec.utem.edu.my/index2.php?option=com_docman&task=doc_view&gid=86&Itemid=49 Using RRNS Codes for Cluster Faults Tolerance in Hybrid Memories] - использование RNS для локализации ошибок в гибридной памяти <br />
===== Помехоустойчивая булева логика =====<br />
* [http://vscripts.ru/res/pdf/boolean%20logic%20with%20fault%20tolerant%20coding.pdf Boolean logic with fault tolerant coding] - помехоустойчивое кодирование при реализации булевых функций<br />
* [http://www.swsys.ru/index.php?page=article&id=2602 Исследование архитектурной чувствительности к сбоям с использованием метода статистического внесения сбоев] - методология моделирования схем со случайными ошибками<br />
* [http://ofinko.ru/files/pdf/RID/article_Finko2004aRUS.pdf Реализация систем булевых функций большой размерности методами модулярной арифметики] - принцип реализация булевых функций методами модулярной арифметики<br />
<br />
=== КИХ-фильтры (FIR-filters) ===<br />
* [http://www.comm.utoronto.ca/~dkundur/course_info/real-time-DSP/notes/8_Kundur_Overlap_Save_Add.pdf Overlap-Save and Overlap-Add (Dr. Deepa Kundur)] - доступным языком объяснены методы фильтрации длинных сигналов: Overlap-Add и Overlap-Save.<br />
* [http://www.researchgate.net/publication/224254503_Fast_and_energy-efficient_constant-coefficient_FIR_filters_using_residue_number_system/file/9fcfd510a99ff86bd7.pdf Fast and energy-efficient constant-coefficient FIR filters using residue number system, 2011]<br />
* [http://orbit.dtu.dk/fedora/objects/orbit:117124/datastreams/file_94b457b9-1f5f-42f0-8f16-98b195a5efe3/content Power Efficient Design of Parallel/Serial FIR Filters in RNS, 2012]<br />
<br />
=== Криптография ===<br />
* [http://hal.archives-ouvertes.fr/docs/00/09/03/66/PDF/D8.PDF A Full RNS Implementation of RSA (2002)] - реализация RNS с помощью системы остаточных классов<br />
* [http://www.cai.sk/ojs/index.php/cai/article/viewFile/116/98 MONTGOMERY AND RNS FOR RSA HARDWARE IMPLEMENTATION (2009)] - быстрая реализация RNS с помощью системы остаточных классов (площадь х10, скорость х2)<br />
* [http://link.springer.com/article/10.1007%2Fs12209-012-1902-7 Hardware architecture for RSA cryptography based on residue number system (2012)]<br />
* [http://www.ddt.cs.vsu.ru/?q=system/files/09.pdf Криптография с использованием эллиптических кривых]<br />
* [http://www.ccs.asia.edu.tw/ezfiles/2/1002/img/370/1203-3.pdf Elliptic Curve Point Multiplication by Generalized Mersenne Numbers] - реализация модулярного умножения Монтгомери для вычислений на эллиптических кривых, базирующаяся на обобщенных числах Мерсена<br />
<br />
== Книги ==<br />
=== Математика ===<br />
* [http://ftfsite.ru/wp-content/files/mmf_tfkp_LavrentevShabat1965ru_2.2.pdf Методы теории функций комплексного переменного] (М.А. Лаврентьев Б.В. Шабат)<br />
* [http://topology.math.csu.ru/library/posob/terch/VINOGRADOV_NUMBER_THEORY.PDF Основы теории чисел (Виноградов И.М.)]<br />
* [http://bookinist.net/books/bookid-320879.html Непозиционные представления в многомерных числовых системах] (Синьков М.В., Губарени Н.М. (1979))<br />
<br />
== Сайты со статьями по модулярной арифметике ==<br />
* [http://ofinko.ru/index.php/rid Официальный сайт ученого Финько Олега Анатольевича]<br />
<br />
== Разное ==<br />
* [http://amath.colorado.edu/documentation/LaTeX/Symbols.pdf Символы Latex]</div>
DimaT
https://vscripts.ru/w/%D0%A1%D1%85%D0%B5%D0%BC%D1%8B_ISCAS85
Схемы ISCAS85
2014-07-11T06:09:38Z
<p>DimaT: </p>
<hr />
<div>Набор типовых комбинационных микроэлектронных схем для тестирования эффективности алгоритмов<br />
<br />
== Список схем набора ==<br />
<table><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c17</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c17.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c17_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c17_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c432</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c432_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c432_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c499</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c499.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c499_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c499_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c880</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c880.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c880_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c880_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1355</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1355.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1355_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1355_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1908</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1908.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1908_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1908_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c2670</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c2670.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c2670_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c2670_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c3540</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c3540.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c3540_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c3540_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c5315</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c5315.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c5315_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c5315_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c6288</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c6288.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c6288_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c6288_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c7552</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c7552.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c7552_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c7552_flat_cut.v verilog]</td></tr><br />
</table><br />
<br />
<br />
<table><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74181</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74181_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74182</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74182_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74283</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74283_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">74L85</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432_parts/74L85_flat_cut.v verilog]</td></tr><br />
</table><br />
== Используемые библиотеки стандартных ячеек ==<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary.db Исходная библиотека Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_typical_conditional_nldm.lib Исходная библиотека Nangate в ".lib" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibraryCut.db Сокращенная библиотека базовых стандартных ячеек Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_Cut.lib Сокращенная библиотека базовых стандартных ячеек Nangate в ".lib" формате]</div>
DimaT
https://vscripts.ru/w/%D0%A1%D1%85%D0%B5%D0%BC%D1%8B_ISCAS85
Схемы ISCAS85
2014-07-10T13:21:38Z
<p>DimaT: </p>
<hr />
<div>Набор типовых комбинационных микроэлектронных схем для тестирования эффективности алгоритмов<br />
<br />
== Список схем набора ==<br />
<table><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c17</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c17.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c17_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c17_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c432</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c432_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c432_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c499</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c499.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c499_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c499_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c880</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c880.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c880_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c880_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1355</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1355.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1355_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1355_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1908</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1908.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1908_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1908_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c2670</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c2670.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c2670_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c2670_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c3540</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c3540.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c3540_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c3540_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c5315</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c5315.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c5315_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c5315_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c6288</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c6288.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c6288_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c6288_flat_cut.v verilog]</td></tr><br />
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c7552</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c7552.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c7552_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c7552_flat_cut.v verilog]</td></tr><br />
</table><br />
<br />
== Используемые библиотеки стандартных ячеек ==<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary.db Исходная библиотека Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_typical_conditional_nldm.lib Исходная библиотека Nangate в ".lib" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibraryCut.db Сокращенная библиотека базовых стандартных ячеек Nangate в ".db" формате]<br />
<br />
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_Cut.lib Сокращенная библиотека базовых стандартных ячеек Nangate в ".lib" формате]</div>
DimaT
https://vscripts.ru/w/%D0%9C%D0%B5%D1%82%D0%BE%D0%B4_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA_%D0%B4%D0%BB%D1%8F_%D0%BE%D1%86%D0%B5%D0%BD%D0%BA%D0%B8_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC
Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем
2014-07-08T12:13:54Z
<p>DimaT: </p>
<hr />
<div>== Введение ==<br />
<br />
Суть метода заключается в том, что в процессе моделирования исследуемой логической схемы в один или несколько узлов схемы вносится ошибка. Необходимо определить: произошло ли искажение результата работы схемы, и была ли ошибка обнаружена. <br />
<br />
Предлагаемый подход инжектирования ошибок при логическом моделировании подразумевает модификацию схемы таким образом, чтобы появилась возможность вносить ошибки в любой узел схемы. Для этого после каждого вентиля в схему необходимо добавить дополнительный элемент, называемый инжектором. Процесс модификации схемы на примере логической функции XOR в базисе И-ИЛИ-НЕ представлен на рисунке:<br />
<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
Первый вход инжектора соединяется с выходом вентиля, выход инжектора подается в соответствии с начальной коммутацией схемы. Второй входной сигнал инжектора определяется как входной сигнал основной схемы и интерпретируется как дополнительный вход. Логическая единица на любом дополнительном входе – означает ошибку в соответствующем ей вентиле.<br />
Инжектор выполняет бинарную логическую операцию, формируемую в зависимости от типа моделируемой ошибки.<br />
<br />
== Типы моделируемых ошибок ==<br />
<br />
Чаще всего в литературе, связанной с помехоустойчивостью логических схем, рассматриваются только ошибки, связанные с инверсией сигнала. Однако, часто на практике приходится встречаться с ошибками, обусловленными технологическими несовершенствами микроэлектронных изделий, таких как замыкания. В этой работе мы будем рассматривать три основных типа ошибок:<br />
<br />
• Замыкание на питание (stuck at VCC);<br />
<br />
• Замыкание на землю (stuck on ground);<br />
<br />
• Инверсия сигнала.<br />
<br />
Структура модифицированной схемы, в зависимости от типа ошибок, существенно изменяться не будет, поменяются только двухвходовые логические элементы эмулирующие ошибку в вентиле. Типы элементов с таблицами истинности для каждого типа ошибки представлены в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Тип ошибки</p><br />
</td><br />
<td><p>Таблица истинности для инжектора</p><br />
</td><br />
<td><p>Название булевой функции инжектора</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на питание (stuck at VCC);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>OR, Логическое ИЛИ</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на землю (stuck on ground);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>Инверсия прямой импликации (больше, детектор 4</p><br />
</td><br />
</tr><br />
<tr><td><p>Инверсия сигнала</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>XOR, Сумма по модулю 2, Исключающее ИЛИ</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Метод статистического внесения сбоев заключается в использовании метода Монте-Карло [8], что подразумевает проведение многократных экспериментов с различными входными данными с последующей оценкой необходимых параметров отказоустойчивости.<br />
<br />
== Модели возникновения ошибок ==<br />
В общем виде, схему для оценки помехоустойчивости можно представить в следующем виде:<br />
<br />
[[Изображение:Fault injection str.JPG]]<br />
<br />
Пусть входы для моделирования ошибок формируют вектор ошибки:<br />
<math>\varepsilon =(e_{1}, e_{2}, e_{3}, ..., e_{n})</math> , где <math>e_{i}</math> – <math>i</math>-ый вход. При <math>e_{i}=1</math> в схему внедряется ошибка в <math>i</math>-ый вентиль. При <math>e_{i}=0</math> - ошибки нет.<br />
<br />
=== Шум окружающей среды ===<br />
<br />
При реализации этой стратегии внесения ошибок будем рассматривать ситуацию, когда каждый вентиль имеет некоторую вероятность сбоя. Для удобства эта вероятность фиксируется для всех вентилей схемы, а ошибки происходят независимо.<br />
Таким образом, введем некоторый вещественный параметр <math>\gamma \in [0,1]</math>, который будет являться характеристикой шума окружающей среды. Тогда элемент <math>e_{i}</math> при каждой подаче входных воздействий с вероятностью <math>\gamma</math> может обратиться в единицу. При таком подходе количество ошибок в схеме, при одной подаче данных, лежит в диапазоне от нуля до общего числа элементов схемы <math>n</math>. Случаи с нулевым вектором ошибки при подсчетах характеристик помехоустойчивости схемы не рассматриваются. <br />
<br />
=== Кратные ошибки ===<br />
<br />
Фиксируется параметр <math>k \in \{0,1,2,...,n\}</math> – кратность ошибки. Вектор <math>\varepsilon </math> при каждой подаче входных воздействий генерируется случайным образом так, чтобы вес его всегда был равен <math>k</math>. Пример векторов для <math>k=2</math>:<br />
<br />
<math>(0, 1, 0, 0, 1, 0, 0)</math><br />
<br />
<math>(1, 0, 0, 0, 0, 0, 1)</math><br />
<br />
<math>(0, 0, 0, 1, 1, 0, 0)</math><br />
<br />
<math>(0, 0, 1, 0, 0, 1, 0)</math> <br />
<br />
<br />
=== Стресс-тесты для определенных вентилей ===<br />
<br />
Кроме нахождения обобщенных характеристик отказоустойчивости схемы, метод инжектирования ошибок может быть полезен для выявления наиболее уязвимых участков схемы с точки зрения влияния ошибки в конкретном вентиле на общую работоспособность. Эмпирически было установлено существенное различие в уязвимости для разных участков типовых схем. Этот факт привод к идее разработки методов селективной избыточности комбинационных схем. Эффективным методом определения степени уязвимости участка схемы может служить метод инжектирования ошибок с использованием стратегии стресс-теста:<br />
- Фиксируется элемент <math>e_{i}</math>, который на всем протяжении тестирования будет равен единице. Остальные элементы вектора <math>\varepsilon </math> обращены в ноль.<br />
- Определяется влияние конкретного вентиля (группы вентилей) на корректность работы всей схемы в условиях помех.<br />
Селективное добавление избыточности для наиболее уязвимых участков схемы позволит достичь разумного компромисса в надежности функционирования при незначительном увеличении площади микросхемы.<br />
<br />
== Характеристики помехозащищенности схемы == <br />
<br />
Для оценки архитектурной устойчивости к сбоям и отказам, а также для оценки эффективности методов исправления ошибок в процессе моделирования необходимо подсчитывать следующие параметры:<br />
<br />
- общее количество экспериментов;<br />
<br />
- количество корректных значений выхода схемы;<br />
<br />
- общее количество внедренных ошибок.<br />
<br />
После проведения серии экспериментов в количестве, достаточном для получения корректной статистической выборки, необходимо вычислить характеристики, с помощью которых можно эффективно сравнивать между собой различные архитектуры комбинационных схем с точки зрения их помехозащищенности.<br />
<br />
Для оценки отказоустойчивости схем с точки зрения исправления ошибок будем рассматривать два параметра. Первый параметр характеризует архитектурную устойчивость к ошибкам и определяется как отношение числа некорректных результатов работы схемы к общему числу инжектированных ошибок:<br />
<br />
<math>T_{o}=\frac{I_{cr}}{T_{er}}</math><br />
<br />
где <math>I_{cr}</math> - количество экспериментов с несовпадением результата с эталонным, <math>T_{er}</math> - общее число внедренных ошибок. По сути, этот параметр определяет вероятность того, что внедренная ошибка в схему приведет к искажению работы всей схемы.<br />
Второй параметр определяет общую устойчивость схемы к ошибкам и вычисляется как отношение числа корректных результатов работы схемы к общему числу тестов:<br />
<br />
<math>A=\frac{C_{r}}{T_{r}}</math><br />
<br />
В случае комбинационных схем, обнаруживающих ошибки, мы располагаем не только эталонным значением выхода схемы, но и эталонным значением флага ошибки на заданных входных данных. Таким образом, в процессе моделирования необходимо подсчитывать число появлений для событий, описанных в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Истинность результата</p><br />
<p>(0 – результат верный</p><br />
<p>1 – результат не верный)</p><br />
</td><br />
<td><p>Флаг ошибки</p><br />
</td><br />
<td><p>Событие</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка не «проявилась»</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>«Ложная тревога»</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка пропущена</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>Ошибка обнаружена</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Следует отметить, что при каждой подаче данных в процессе моделирования, в схему вносится, по меньшей мере, одна ошибка. В этом контексте первую строку таблицы 3 следует понимать, как некоторую способность архитектуры маскировать ошибки, то есть ошибка, возникшая на одном из вентилей схемы, не доходит до выходов из-за особенностей её архитектуры.<br />
Эти четыре варианта составляют полную группу событий, следовательно, характеристиками помехоустойчивости схемы будут являться вероятности наступления каждого из событий.</div>
DimaT
https://vscripts.ru/w/%D0%9C%D0%B5%D1%82%D0%BE%D0%B4_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA_%D0%B4%D0%BB%D1%8F_%D0%BE%D1%86%D0%B5%D0%BD%D0%BA%D0%B8_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC
Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем
2014-07-08T12:12:17Z
<p>DimaT: </p>
<hr />
<div>== Введение ==<br />
<br />
Суть метода заключается в том, что в процессе моделирования исследуемой логической схемы в один или несколько узлов схемы вносится ошибка. Необходимо определить: произошло ли искажение результата работы схемы, и была ли ошибка обнаружена. <br />
<br />
Предлагаемый подход инжектирования ошибок при логическом моделировании подразумевает модификацию схемы таким образом, чтобы появилась возможность вносить ошибки в любой узел схемы. Для этого после каждого вентиля в схему необходимо добавить дополнительный элемент, называемый инжектором. Процесс модификации схемы на примере логической функции XOR в базисе И-ИЛИ-НЕ представлен на рисунке:<br />
<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
Первый вход инжектора соединяется с выходом вентиля, выход инжектора подается в соответствии с начальной коммутацией схемы. Второй входной сигнал инжектора определяется как входной сигнал основной схемы и интерпретируется как дополнительный вход. Логическая единица на любом дополнительном входе – означает ошибку в соответствующем ей вентиле.<br />
Инжектор выполняет бинарную логическую операцию, формируемую в зависимости от типа моделируемой ошибки.<br />
<br />
== Типы моделируемых ошибок ==<br />
<br />
Чаще всего в литературе, связанной с помехоустойчивостью логических схем, рассматриваются только ошибки, связанные с инверсией сигнала. Однако, часто на практике приходится встречаться с ошибками, обусловленными технологическими несовершенствами микроэлектронных изделий, таких как замыкания. В этой работе мы будем рассматривать три основных типа ошибок:<br />
<br />
• Замыкание на питание (stuck at VCC);<br />
<br />
• Замыкание на землю (stuck on ground);<br />
<br />
• Инверсия сигнала.<br />
<br />
Структура модифицированной схемы, в зависимости от типа ошибок, существенно изменяться не будет, поменяются только двухвходовые логические элементы эмулирующие ошибку в вентиле. Типы элементов с таблицами истинности для каждого типа ошибки представлены в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Тип ошибки</p><br />
</td><br />
<td><p>Таблица истинности для инжектора</p><br />
</td><br />
<td><p>Название булевой функции инжектора</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на питание (stuck at VCC);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>OR, Логическое ИЛИ</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на землю (stuck on ground);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>Инверсия прямой импликации (больше, детектор 4</p><br />
</td><br />
</tr><br />
<tr><td><p>Инверсия сигнала</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>XOR, Сумма по модулю 2, Исключающее ИЛИ</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Метод статистического внесения сбоев заключается в использовании метода Монте-Карло [8], что подразумевает проведение многократных экспериментов с различными входными данными с последующей оценкой необходимых параметров отказоустойчивости.<br />
<br />
== Модели возникновения ошибок ==<br />
В общем виде, схему для оценки помехоустойчивости можно представить в следующем виде:<br />
<br />
[[Изображение:Fault injection str.JPG]]<br />
<br />
Пусть входы для моделирования ошибок формируют вектор ошибки:<br />
<math>\varepsilon =(e_{1}, e_{2}, e_{3}, ..., e_{n})</math> , где <math>e_{i}</math> – <math>i</math>-ый вход. При <math>e_{i}=1</math> в схему внедряется ошибка в <math>i</math>-ый вентиль. При <math>e_{i}=0</math> - ошибки нет.<br />
<br />
=== Шум окружающей среды ===<br />
<br />
При реализации этой стратегии внесения ошибок будем рассматривать ситуацию, когда каждый вентиль имеет некоторую вероятность сбоя. Для удобства эта вероятность фиксируется для всех вентилей схемы, а ошибки происходят независимо.<br />
Таким образом, введем некоторый вещественный параметр <math>\gamma \in [0,1]</math>, который будет являться характеристикой шума окружающей среды. Тогда элемент <math>e_{i}</math> при каждой подаче входных воздействий с вероятностью <math>\gamma</math> может обратиться в единицу. При таком подходе количество ошибок в схеме, при одной подаче данных, лежит в диапазоне от нуля до общего числа элементов схемы <math>n</math>. Случаи с нулевым вектором ошибки при подсчетах характеристик помехоустойчивости схемы не рассматриваются. <br />
<br />
=== Кратные ошибки ===<br />
<br />
Фиксируется параметр <math>k \in \{0,1,2,...,n\}</math> – кратность ошибки. Вектор <math>\varepsilon </math> при каждой подаче входных воздействий генерируется случайным образом так, чтобы вес его всегда был равен <math>k</math>. Пример векторов для <math>k=2</math>:<br />
<br />
<math>(0, 1, 0, 0, 1, 0, 0)</math><br />
<math>(1, 0, 0, 0, 0, 0, 1)</math><br />
<math>(0, 0, 0, 1, 1, 0, 0)</math><br />
<math>(0, 0, 1, 0, 0, 1, 0)</math> <br />
<br />
=== Стресс-тесты для определенных вентилей ===<br />
<br />
Кроме нахождения обобщенных характеристик отказоустойчивости схемы, метод инжектирования ошибок может быть полезен для выявления наиболее уязвимых участков схемы с точки зрения влияния ошибки в конкретном вентиле на общую работоспособность. Эмпирически было установлено существенное различие в уязвимости для разных участков типовых схем. Этот факт привод к идее разработки методов селективной избыточности комбинационных схем. Эффективным методом определения степени уязвимости участка схемы может служить метод инжектирования ошибок с использованием стратегии стресс-теста:<br />
- Фиксируется элемент <math>e_{i}</math>, который на всем протяжении тестирования будет равен единице. Остальные элементы вектора <math>\varepsilon </math> обращены в ноль.<br />
- Определяется влияние конкретного вентиля (группы вентилей) на корректность работы всей схемы в условиях помех.<br />
Селективное добавление избыточности для наиболее уязвимых участков схемы позволит достичь разумного компромисса в надежности функционирования при незначительном увеличении площади микросхемы.<br />
<br />
== Характеристики помехозащищенности схемы == <br />
<br />
Для оценки архитектурной устойчивости к сбоям и отказам, а также для оценки эффективности методов исправления ошибок в процессе моделирования необходимо подсчитывать следующие параметры:<br />
- общее количество экспериментов;<br />
- количество корректных значений выхода схемы;<br />
- общее количество внедренных ошибок.<br />
После проведения серии экспериментов в количестве, достаточном для получения корректной статистической выборки, необходимо вычислить характеристики, с помощью которых можно эффективно сравнивать между собой различные архитектуры комбинационных схем с точки зрения их помехозащищенности.<br />
Для оценки отказоустойчивости схем с точки зрения исправления ошибок будем рассматривать два параметра. Первый параметр характеризует архитектурную устойчивость к ошибкам и определяется как отношение числа некорректных результатов работы схемы к общему числу инжектированных ошибок:<br />
<math>T_{o}=\frac{I_{cr}}{T_{er}}</math><br />
где <math>I_{cr}</math> - количество экспериментов с несовпадением результата с эталонным, <math>T_{er}</math> - общее число внедренных ошибок. По сути, этот параметр определяет вероятность того, что внедренная ошибка в схему приведет к искажению работы всей схемы.<br />
Второй параметр определяет общую устойчивость схемы к ошибкам и вычисляется как отношение числа корректных результатов работы схемы к общему числу тестов:<br />
<math>A=\frac{C_{r}}{T_{r}}</math><br />
В случае комбинационных схем, обнаруживающих ошибки, мы располагаем не только эталонным значением выхода схемы, но и эталонным значением флага ошибки на заданных входных данных. Таким образом, в процессе моделирования необходимо подсчитывать число появлений для событий, описанных в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Истинность результата</p><br />
<p>(0 – результат верный</p><br />
<p>1 – результат не верный)</p><br />
</td><br />
<td><p>Флаг ошибки</p><br />
</td><br />
<td><p>Событие</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка не «проявилась»</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>«Ложная тревога»</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка пропущена</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>Ошибка обнаружена</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Следует отметить, что при каждой подаче данных в процессе моделирования, в схему вносится, по меньшей мере, одна ошибка. В этом контексте первую строку таблицы 3 следует понимать, как некоторую способность архитектуры маскировать ошибки, то есть ошибка, возникшая на одном из вентилей схемы, не доходит до выходов из-за особенностей её архитектуры.<br />
Эти четыре варианта составляют полную группу событий, следовательно, характеристиками помехоустойчивости схемы будут являться вероятности наступления каждого из событий.</div>
DimaT
https://vscripts.ru/w/%D0%9C%D0%B5%D1%82%D0%BE%D0%B4_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA_%D0%B4%D0%BB%D1%8F_%D0%BE%D1%86%D0%B5%D0%BD%D0%BA%D0%B8_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC
Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем
2014-07-08T12:04:22Z
<p>DimaT: </p>
<hr />
<div>== Введение ==<br />
<br />
Суть метода заключается в том, что в процессе моделирования исследуемой логической схемы в один или несколько узлов схемы вносится ошибка. Необходимо определить: произошло ли искажение результата работы схемы, и была ли ошибка обнаружена. <br />
<br />
Предлагаемый подход инжектирования ошибок при логическом моделировании подразумевает модификацию схемы таким образом, чтобы появилась возможность вносить ошибки в любой узел схемы. Для этого после каждого вентиля в схему необходимо добавить дополнительный элемент, называемый инжектором. Процесс модификации схемы на примере логической функции XOR в базисе И-ИЛИ-НЕ представлен на рисунке:<br />
<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
Первый вход инжектора соединяется с выходом вентиля, выход инжектора подается в соответствии с начальной коммутацией схемы. Второй входной сигнал инжектора определяется как входной сигнал основной схемы и интерпретируется как дополнительный вход. Логическая единица на любом дополнительном входе – означает ошибку в соответствующем ей вентиле.<br />
Инжектор выполняет бинарную логическую операцию, формируемую в зависимости от типа моделируемой ошибки.<br />
<br />
== Типы моделируемых ошибок ==<br />
<br />
Чаще всего в литературе, связанной с помехоустойчивостью логических схем, рассматриваются только ошибки, связанные с инверсией сигнала. Однако, часто на практике приходится встречаться с ошибками, обусловленными технологическими несовершенствами микроэлектронных изделий, таких как замыкания. В этой работе мы будем рассматривать три основных типа ошибок:<br />
<br />
• Замыкание на питание (stuck at VCC);<br />
<br />
• Замыкание на землю (stuck on ground);<br />
<br />
• Инверсия сигнала.<br />
<br />
Структура модифицированной схемы, в зависимости от типа ошибок, существенно изменяться не будет, поменяются только двухвходовые логические элементы эмулирующие ошибку в вентиле. Типы элементов с таблицами истинности для каждого типа ошибки представлены в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Тип ошибки</p><br />
</td><br />
<td><p>Таблица истинности для инжектора</p><br />
</td><br />
<td><p>Название булевой функции инжектора</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на питание (stuck at VCC);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>OR, Логическое ИЛИ</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на землю (stuck on ground);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>Инверсия прямой импликации (больше, детектор 4</p><br />
</td><br />
</tr><br />
<tr><td><p>Инверсия сигнала</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>XOR, Сумма по модулю 2, Исключающее ИЛИ</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Метод статистического внесения сбоев заключается в использовании метода Монте-Карло [8], что подразумевает проведение многократных экспериментов с различными входными данными с последующей оценкой необходимых параметров отказоустойчивости.<br />
<br />
== Модели возникновения ошибок ==<br />
В общем виде, схему для оценки помехоустойчивости можно представить в следующем виде:<br />
<br />
[[Изображение:Fault injection str.JPG]]<br />
<br />
Пусть входы для моделирования ошибок формируют вектор ошибки:<br />
<math>\varepsilon =(e_{1}, e_{2}, e_{3}, ..., e_{n})</math> , где <math>e_{i}</math> – <math>i</math>-ый вход. При <math>e_{i}=1</math> в схему внедряется ошибка в <math>i</math>-ый вентиль. При <math>e_{i}=0</math> - ошибки нет.<br />
<br />
=== Шум окружающей среды ===<br />
<br />
При реализации этой стратегии внесения ошибок будем рассматривать ситуацию, когда каждый вентиль имеет некоторую вероятность сбоя. Для удобства эта вероятность фиксируется для всех вентилей схемы, а ошибки происходят независимо.<br />
Таким образом, введем некоторый вещественный параметр <math>\gamma \in [0,1]</math>, который будет являться характеристикой шума окружающей среды. Тогда элемент <math>e_{i}</math> при каждой подаче входных воздействий с вероятностью <math>\gamma</math> может обратиться в единицу. При таком подходе количество ошибок в схеме, при одной подаче данных, лежит в диапазоне от нуля до общего числа элементов схемы <math>n</math>. Случаи с нулевым вектором ошибки при подсчетах характеристик помехоустойчивости схемы не рассматриваются. <br />
<br />
=== Кратные ошибки ===<br />
<br />
Фиксируется параметр <math>k \in \{0,1,2,...,n\}</math> – кратность ошибки. Вектор <math>\varepsilon </math> при каждой подаче входных воздействий генерируется случайным образом так, чтобы вес его всегда был равен <math>k</math>. Пример векторов для <math>k=2</math>:<br />
<br />
<br />
<br />
<br />
<br />
=== Стресс-тесты для определенных вентилей ===<br />
<br />
Кроме нахождения обобщенных характеристик отказоустойчивости схемы, метод инжектирования ошибок может быть полезен для выявления наиболее уязвимых участков схемы с точки зрения влияния ошибки в конкретном вентиле на общую работоспособность. Эмпирически было установлено существенное различие в уязвимости для разных участков типовых схем. Этот факт привод к идее разработки методов селективной избыточности комбинационных схем. Эффективным методом определения степени уязвимости участка схемы может служить метод инжектирования ошибок с использованием стратегии стресс-теста:<br />
- Фиксируется элемент , который на всем протяжении тестирования будет равен единице. Остальные элементы вектора обращены в ноль.<br />
- Определяется влияние конкретного вентиля (группы вентилей) на корректность работы всей схемы в условиях помех.<br />
Селективное добавление избыточности для наиболее уязвимых участков схемы позволит достичь разумного компромисса в надежности функционирования при незначительном увеличении площади микросхемы.<br />
<br />
== Характеристики помехозащищенности схемы == <br />
<br />
Для оценки архитектурной устойчивости к сбоям и отказам, а также для оценки эффективности методов исправления ошибок в процессе моделирования необходимо подсчитывать следующие параметры:<br />
- общее количество экспериментов;<br />
- количество корректных значений выхода схемы;<br />
- общее количество внедренных ошибок.<br />
После проведения серии экспериментов в количестве, достаточном для получения корректной статистической выборки, необходимо вычислить характеристики, с помощью которых можно эффективно сравнивать между собой различные архитектуры комбинационных схем с точки зрения их помехозащищенности.<br />
Для оценки отказоустойчивости схем с точки зрения исправления ошибок будем рассматривать два параметра. Первый параметр характеризует архитектурную устойчивость к ошибкам и определяется как отношение числа некорректных результатов работы схемы к общему числу инжектированных ошибок:<br />
, (3)<br />
где - количество экспериментов с несовпадением результата с эталонным, - общее число внедренных ошибок. По сути, этот параметр определяет вероятность того, что внедренная ошибка в схему приведет к искажению работы всей схемы.<br />
Второй параметр определяет общую устойчивость схемы к ошибкам и вычисляется как отношение числа корректных результатов работы схемы к общему числу тестов:<br />
(4)<br />
В случае комбинационных схем, обнаруживающих ошибки, мы располагаем не только эталонным значением выхода схемы, но и эталонным значением флага ошибки на заданных входных данных. Таким образом, в процессе моделирования необходимо подсчитывать число появлений для событий, описанных в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Истинность результата</p><br />
<p>(0 – результат верный</p><br />
<p>1 – результат не верный)</p><br />
</td><br />
<td><p>Флаг ошибки</p><br />
</td><br />
<td><p>Событие</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка не «проявилась»</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>«Ложная тревога»</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка пропущена</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>Ошибка обнаружена</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Следует отметить, что при каждой подаче данных в процессе моделирования, в схему вносится, по меньшей мере, одна ошибка. В этом контексте первую строку таблицы 3 следует понимать, как некоторую способность архитектуры маскировать ошибки, то есть ошибка, возникшая на одном из вентилей схемы, не доходит до выходов из-за особенностей её архитектуры.<br />
Эти четыре варианта составляют полную группу событий, следовательно, характеристиками помехоустойчивости схемы будут являться вероятности наступления каждого из событий.</div>
DimaT
https://vscripts.ru/w/%D0%9C%D0%B5%D1%82%D0%BE%D0%B4_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA_%D0%B4%D0%BB%D1%8F_%D0%BE%D1%86%D0%B5%D0%BD%D0%BA%D0%B8_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC
Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем
2014-07-08T11:59:27Z
<p>DimaT: </p>
<hr />
<div>== Введение ==<br />
<br />
Суть метода заключается в том, что в процессе моделирования исследуемой логической схемы в один или несколько узлов схемы вносится ошибка. Необходимо определить: произошло ли искажение результата работы схемы, и была ли ошибка обнаружена. <br />
<br />
Предлагаемый подход инжектирования ошибок при логическом моделировании подразумевает модификацию схемы таким образом, чтобы появилась возможность вносить ошибки в любой узел схемы. Для этого после каждого вентиля в схему необходимо добавить дополнительный элемент, называемый инжектором. Процесс модификации схемы на примере логической функции XOR в базисе И-ИЛИ-НЕ представлен на рисунке:<br />
<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
Первый вход инжектора соединяется с выходом вентиля, выход инжектора подается в соответствии с начальной коммутацией схемы. Второй входной сигнал инжектора определяется как входной сигнал основной схемы и интерпретируется как дополнительный вход. Логическая единица на любом дополнительном входе – означает ошибку в соответствующем ей вентиле.<br />
Инжектор выполняет бинарную логическую операцию, формируемую в зависимости от типа моделируемой ошибки.<br />
<br />
== Типы моделируемых ошибок ==<br />
<br />
Чаще всего в литературе, связанной с помехоустойчивостью логических схем, рассматриваются только ошибки, связанные с инверсией сигнала. Однако, часто на практике приходится встречаться с ошибками, обусловленными технологическими несовершенствами микроэлектронных изделий, таких как замыкания. В этой работе мы будем рассматривать три основных типа ошибок:<br />
<br />
• Замыкание на питание (stuck at VCC);<br />
<br />
• Замыкание на землю (stuck on ground);<br />
<br />
• Инверсия сигнала.<br />
<br />
Структура модифицированной схемы, в зависимости от типа ошибок, существенно изменяться не будет, поменяются только двухвходовые логические элементы эмулирующие ошибку в вентиле. Типы элементов с таблицами истинности для каждого типа ошибки представлены в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Тип ошибки</p><br />
</td><br />
<td><p>Таблица истинности для инжектора</p><br />
</td><br />
<td><p>Название булевой функции инжектора</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на питание (stuck at VCC);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>OR, Логическое ИЛИ</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на землю (stuck on ground);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>Инверсия прямой импликации (больше, детектор 4</p><br />
</td><br />
</tr><br />
<tr><td><p>Инверсия сигнала</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>XOR, Сумма по модулю 2, Исключающее ИЛИ</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Метод статистического внесения сбоев заключается в использовании метода Монте-Карло [8], что подразумевает проведение многократных экспериментов с различными входными данными с последующей оценкой необходимых параметров отказоустойчивости.<br />
<br />
== Модели возникновения ошибок ==<br />
В общем виде, схему для оценки помехоустойчивости можно представить в следующем виде:<br />
<br />
[[Изображение:Fault injection str.JPG]]<br />
<br />
Пусть входы для моделирования ошибок формируют вектор ошибки:<br />
<math>\varepsilon =(e_{1}, e_{2}, e_{3}, ..., e_{n})</math> , где <math>e_{i}</math> – i-ый вход. При <math>e_{i}=1</math> в схему внедряется ошибка в i-ый вентиль. При <math>e_{i}=0</math> - ошибки нет.<br />
<br />
=== Шум окружающей среды ===<br />
<br />
При реализации этой стратегии внесения ошибок будем рассматривать ситуацию, когда каждый вентиль имеет некоторую вероятность сбоя. Для удобства эта вероятность фиксируется для всех вентилей схемы, а ошибки происходят независимо.<br />
Таким образом, введем некоторый вещественный параметр , который будет являться характеристикой шума окружающей среды. Тогда элемент при каждой подаче входных воздействий с вероятностью может обратиться в единицу. При таком подходе количество ошибок в схеме, при одной подаче данных, лежит в диапазоне от нуля до общего числа элементов схемы . Случаи с нулевым вектором ошибки при подсчетах характеристик помехоустойчивости схемы не рассматриваются. <br />
<br />
=== Кратные ошибки ===<br />
<br />
Фиксируется параметр – кратность ошибки. Вектор при каждой подаче входных воздействий генерируется случайным образом так, чтобы вес его всегда был равен . Пример векторов для :<br />
<br />
<br />
<br />
<br />
<br />
=== Стресс-тесты для определенных вентилей ===<br />
<br />
Кроме нахождения обобщенных характеристик отказоустойчивости схемы, метод инжектирования ошибок может быть полезен для выявления наиболее уязвимых участков схемы с точки зрения влияния ошибки в конкретном вентиле на общую работоспособность. Эмпирически было установлено существенное различие в уязвимости для разных участков типовых схем. Этот факт привод к идее разработки методов селективной избыточности комбинационных схем. Эффективным методом определения степени уязвимости участка схемы может служить метод инжектирования ошибок с использованием стратегии стресс-теста:<br />
- Фиксируется элемент , который на всем протяжении тестирования будет равен единице. Остальные элементы вектора обращены в ноль.<br />
- Определяется влияние конкретного вентиля (группы вентилей) на корректность работы всей схемы в условиях помех.<br />
Селективное добавление избыточности для наиболее уязвимых участков схемы позволит достичь разумного компромисса в надежности функционирования при незначительном увеличении площади микросхемы.<br />
<br />
== Характеристики помехозащищенности схемы == <br />
<br />
Для оценки архитектурной устойчивости к сбоям и отказам, а также для оценки эффективности методов исправления ошибок в процессе моделирования необходимо подсчитывать следующие параметры:<br />
- общее количество экспериментов;<br />
- количество корректных значений выхода схемы;<br />
- общее количество внедренных ошибок.<br />
После проведения серии экспериментов в количестве, достаточном для получения корректной статистической выборки, необходимо вычислить характеристики, с помощью которых можно эффективно сравнивать между собой различные архитектуры комбинационных схем с точки зрения их помехозащищенности.<br />
Для оценки отказоустойчивости схем с точки зрения исправления ошибок будем рассматривать два параметра. Первый параметр характеризует архитектурную устойчивость к ошибкам и определяется как отношение числа некорректных результатов работы схемы к общему числу инжектированных ошибок:<br />
, (3)<br />
где - количество экспериментов с несовпадением результата с эталонным, - общее число внедренных ошибок. По сути, этот параметр определяет вероятность того, что внедренная ошибка в схему приведет к искажению работы всей схемы.<br />
Второй параметр определяет общую устойчивость схемы к ошибкам и вычисляется как отношение числа корректных результатов работы схемы к общему числу тестов:<br />
(4)<br />
В случае комбинационных схем, обнаруживающих ошибки, мы располагаем не только эталонным значением выхода схемы, но и эталонным значением флага ошибки на заданных входных данных. Таким образом, в процессе моделирования необходимо подсчитывать число появлений для событий, описанных в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Истинность результата</p><br />
<p>(0 – результат верный</p><br />
<p>1 – результат не верный)</p><br />
</td><br />
<td><p>Флаг ошибки</p><br />
</td><br />
<td><p>Событие</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка не «проявилась»</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>«Ложная тревога»</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка пропущена</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>Ошибка обнаружена</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Следует отметить, что при каждой подаче данных в процессе моделирования, в схему вносится, по меньшей мере, одна ошибка. В этом контексте первую строку таблицы 3 следует понимать, как некоторую способность архитектуры маскировать ошибки, то есть ошибка, возникшая на одном из вентилей схемы, не доходит до выходов из-за особенностей её архитектуры.<br />
Эти четыре варианта составляют полную группу событий, следовательно, характеристиками помехоустойчивости схемы будут являться вероятности наступления каждого из событий.</div>
DimaT
https://vscripts.ru/w/%D0%9C%D0%B5%D1%82%D0%BE%D0%B4_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA_%D0%B4%D0%BB%D1%8F_%D0%BE%D1%86%D0%B5%D0%BD%D0%BA%D0%B8_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC
Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем
2014-07-08T11:55:31Z
<p>DimaT: </p>
<hr />
<div>== Введение ==<br />
<br />
Суть метода заключается в том, что в процессе моделирования исследуемой логической схемы в один или несколько узлов схемы вносится ошибка. Необходимо определить: произошло ли искажение результата работы схемы, и была ли ошибка обнаружена. <br />
<br />
Предлагаемый подход инжектирования ошибок при логическом моделировании подразумевает модификацию схемы таким образом, чтобы появилась возможность вносить ошибки в любой узел схемы. Для этого после каждого вентиля в схему необходимо добавить дополнительный элемент, называемый инжектором. Процесс модификации схемы на примере логической функции XOR в базисе И-ИЛИ-НЕ представлен на рисунке:<br />
<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
Первый вход инжектора соединяется с выходом вентиля, выход инжектора подается в соответствии с начальной коммутацией схемы. Второй входной сигнал инжектора определяется как входной сигнал основной схемы и интерпретируется как дополнительный вход. Логическая единица на любом дополнительном входе – означает ошибку в соответствующем ей вентиле.<br />
Инжектор выполняет бинарную логическую операцию, формируемую в зависимости от типа моделируемой ошибки.<br />
<br />
== Типы моделируемых ошибок ==<br />
<br />
Чаще всего в литературе, связанной с помехоустойчивостью логических схем, рассматриваются только ошибки, связанные с инверсией сигнала. Однако, часто на практике приходится встречаться с ошибками, обусловленными технологическими несовершенствами микроэлектронных изделий, таких как замыкания. В этой работе мы будем рассматривать три основных типа ошибок:<br />
<br />
• Замыкание на питание (stuck at VCC);<br />
<br />
• Замыкание на землю (stuck on ground);<br />
<br />
• Инверсия сигнала.<br />
<br />
Структура модифицированной схемы, в зависимости от типа ошибок, существенно изменяться не будет, поменяются только двухвходовые логические элементы эмулирующие ошибку в вентиле. Типы элементов с таблицами истинности для каждого типа ошибки представлены в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Тип ошибки</p><br />
</td><br />
<td><p>Таблица истинности для инжектора</p><br />
</td><br />
<td><p>Название булевой функции инжектора</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на питание (stuck at VCC);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>OR, Логическое ИЛИ</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на землю (stuck on ground);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>Инверсия прямой импликации (больше, детектор 4</p><br />
</td><br />
</tr><br />
<tr><td><p>Инверсия сигнала</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>XOR, Сумма по модулю 2, Исключающее ИЛИ</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Метод статистического внесения сбоев заключается в использовании метода Монте-Карло [8], что подразумевает проведение многократных экспериментов с различными входными данными с последующей оценкой необходимых параметров отказоустойчивости.<br />
<br />
== Модели возникновения ошибок ==<br />
В общем виде, схему для оценки помехоустойчивости можно представить в следующем виде:<br />
<br />
[[Изображение:Fault injection str.JPG]]<br />
<br />
Пусть входы для моделирования ошибок формируют вектор ошибки:<br />
, где – -ый вход. При в схему внедряется ошибка в -ый вентиль. При - ошибки нет.<br />
<br />
=== Шум окружающей среды ===<br />
<br />
При реализации этой стратегии внесения ошибок будем рассматривать ситуацию, когда каждый вентиль имеет некоторую вероятность сбоя. Для удобства эта вероятность фиксируется для всех вентилей схемы, а ошибки происходят независимо.<br />
Таким образом, введем некоторый вещественный параметр , который будет являться характеристикой шума окружающей среды. Тогда элемент при каждой подаче входных воздействий с вероятностью может обратиться в единицу. При таком подходе количество ошибок в схеме, при одной подаче данных, лежит в диапазоне от нуля до общего числа элементов схемы . Случаи с нулевым вектором ошибки при подсчетах характеристик помехоустойчивости схемы не рассматриваются. <br />
<br />
=== Кратные ошибки ===<br />
<br />
Фиксируется параметр – кратность ошибки. Вектор при каждой подаче входных воздействий генерируется случайным образом так, чтобы вес его всегда был равен . Пример векторов для :<br />
<br />
<br />
<br />
<br />
<br />
=== Стресс-тесты для определенных вентилей ===<br />
<br />
Кроме нахождения обобщенных характеристик отказоустойчивости схемы, метод инжектирования ошибок может быть полезен для выявления наиболее уязвимых участков схемы с точки зрения влияния ошибки в конкретном вентиле на общую работоспособность. Эмпирически было установлено существенное различие в уязвимости для разных участков типовых схем. Этот факт привод к идее разработки методов селективной избыточности комбинационных схем. Эффективным методом определения степени уязвимости участка схемы может служить метод инжектирования ошибок с использованием стратегии стресс-теста:<br />
- Фиксируется элемент , который на всем протяжении тестирования будет равен единице. Остальные элементы вектора обращены в ноль.<br />
- Определяется влияние конкретного вентиля (группы вентилей) на корректность работы всей схемы в условиях помех.<br />
Селективное добавление избыточности для наиболее уязвимых участков схемы позволит достичь разумного компромисса в надежности функционирования при незначительном увеличении площади микросхемы.<br />
<br />
== Характеристики помехозащищенности схемы == <br />
<br />
Для оценки архитектурной устойчивости к сбоям и отказам, а также для оценки эффективности методов исправления ошибок в процессе моделирования необходимо подсчитывать следующие параметры:<br />
- общее количество экспериментов;<br />
- количество корректных значений выхода схемы;<br />
- общее количество внедренных ошибок.<br />
После проведения серии экспериментов в количестве, достаточном для получения корректной статистической выборки, необходимо вычислить характеристики, с помощью которых можно эффективно сравнивать между собой различные архитектуры комбинационных схем с точки зрения их помехозащищенности.<br />
Для оценки отказоустойчивости схем с точки зрения исправления ошибок будем рассматривать два параметра. Первый параметр характеризует архитектурную устойчивость к ошибкам и определяется как отношение числа некорректных результатов работы схемы к общему числу инжектированных ошибок:<br />
, (3)<br />
где - количество экспериментов с несовпадением результата с эталонным, - общее число внедренных ошибок. По сути, этот параметр определяет вероятность того, что внедренная ошибка в схему приведет к искажению работы всей схемы.<br />
Второй параметр определяет общую устойчивость схемы к ошибкам и вычисляется как отношение числа корректных результатов работы схемы к общему числу тестов:<br />
(4)<br />
В случае комбинационных схем, обнаруживающих ошибки, мы располагаем не только эталонным значением выхода схемы, но и эталонным значением флага ошибки на заданных входных данных. Таким образом, в процессе моделирования необходимо подсчитывать число появлений для событий, описанных в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Истинность результата</p><br />
<p>(0 – результат верный</p><br />
<p>1 – результат не верный)</p><br />
</td><br />
<td><p>Флаг ошибки</p><br />
</td><br />
<td><p>Событие</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка не «проявилась»</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>«Ложная тревога»</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка пропущена</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>Ошибка обнаружена</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Следует отметить, что при каждой подаче данных в процессе моделирования, в схему вносится, по меньшей мере, одна ошибка. В этом контексте первую строку таблицы 3 следует понимать, как некоторую способность архитектуры маскировать ошибки, то есть ошибка, возникшая на одном из вентилей схемы, не доходит до выходов из-за особенностей её архитектуры.<br />
Эти четыре варианта составляют полную группу событий, следовательно, характеристиками помехоустойчивости схемы будут являться вероятности наступления каждого из событий.</div>
DimaT
https://vscripts.ru/w/%D0%A4%D0%B0%D0%B9%D0%BB:Fault_injection_str.JPG
Файл:Fault injection str.JPG
2014-07-08T11:46:48Z
<p>DimaT: </p>
<hr />
<div></div>
DimaT
https://vscripts.ru/w/%D0%9C%D0%B5%D1%82%D0%BE%D0%B4_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA_%D0%B4%D0%BB%D1%8F_%D0%BE%D1%86%D0%B5%D0%BD%D0%BA%D0%B8_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC
Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем
2014-07-08T09:43:07Z
<p>DimaT: </p>
<hr />
<div>== Введение ==<br />
<br />
Суть метода заключается в том, что в процессе моделирования исследуемой логической схемы в один или несколько узлов схемы вносится ошибка. Необходимо определить: произошло ли искажение результата работы схемы, и была ли ошибка обнаружена. <br />
<br />
Предлагаемый подход инжектирования ошибок при логическом моделировании подразумевает модификацию схемы таким образом, чтобы появилась возможность вносить ошибки в любой узел схемы. Для этого после каждого вентиля в схему необходимо добавить дополнительный элемент, называемый инжектором. Процесс модификации схемы на примере логической функции XOR в базисе И-ИЛИ-НЕ представлен на рисунке:<br />
<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
Первый вход инжектора соединяется с выходом вентиля, выход инжектора подается в соответствии с начальной коммутацией схемы. Второй входной сигнал инжектора определяется как входной сигнал основной схемы и интерпретируется как дополнительный вход. Логическая единица на любом дополнительном входе – означает ошибку в соответствующем ей вентиле.<br />
Инжектор выполняет бинарную логическую операцию, формируемую в зависимости от типа моделируемой ошибки.<br />
<br />
== Типы моделируемых ошибок ==<br />
<br />
Чаще всего в литературе, связанной с помехоустойчивостью логических схем, рассматриваются только ошибки, связанные с инверсией сигнала. Однако, часто на практике приходится встречаться с ошибками, обусловленными технологическими несовершенствами микроэлектронных изделий, таких как замыкания. В этой работе мы будем рассматривать три основных типа ошибок:<br />
<br />
• Замыкание на питание (stuck at VCC);<br />
<br />
• Замыкание на землю (stuck on ground);<br />
<br />
• Инверсия сигнала.<br />
<br />
Структура модифицированной схемы, в зависимости от типа ошибок, существенно изменяться не будет, поменяются только двухвходовые логические элементы эмулирующие ошибку в вентиле. Типы элементов с таблицами истинности для каждого типа ошибки представлены в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Тип ошибки</p><br />
</td><br />
<td><p>Таблица истинности для инжектора</p><br />
</td><br />
<td><p>Название булевой функции инжектора</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на питание (stuck at VCC);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>OR, Логическое ИЛИ</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на землю (stuck on ground);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>Инверсия прямой импликации (больше, детектор 4</p><br />
</td><br />
</tr><br />
<tr><td><p>Инверсия сигнала</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>XOR, Сумма по модулю 2, Исключающее ИЛИ</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Метод статистического внесения сбоев заключается в использовании метода Монте-Карло [8], что подразумевает проведение многократных экспериментов с различными входными данными с последующей оценкой необходимых параметров отказоустойчивости.<br />
<br />
== Модели возникновения ошибок ==<br />
В общем виде, схему для оценки помехоустойчивости можно представить в следующем виде:<br />
<br />
//рисунок//<br />
<br />
Пусть входы для моделирования ошибок формируют вектор ошибки:<br />
, где – -ый вход. При в схему внедряется ошибка в -ый вентиль. При - ошибки нет.<br />
<br />
=== Шум окружающей среды ===<br />
<br />
При реализации этой стратегии внесения ошибок будем рассматривать ситуацию, когда каждый вентиль имеет некоторую вероятность сбоя. Для удобства эта вероятность фиксируется для всех вентилей схемы, а ошибки происходят независимо.<br />
Таким образом, введем некоторый вещественный параметр , который будет являться характеристикой шума окружающей среды. Тогда элемент при каждой подаче входных воздействий с вероятностью может обратиться в единицу. При таком подходе количество ошибок в схеме, при одной подаче данных, лежит в диапазоне от нуля до общего числа элементов схемы . Случаи с нулевым вектором ошибки при подсчетах характеристик помехоустойчивости схемы не рассматриваются. <br />
<br />
=== Кратные ошибки ===<br />
<br />
Фиксируется параметр – кратность ошибки. Вектор при каждой подаче входных воздействий генерируется случайным образом так, чтобы вес его всегда был равен . Пример векторов для :<br />
<br />
<br />
<br />
<br />
<br />
=== Стресс-тесты для определенных вентилей ===<br />
<br />
Кроме нахождения обобщенных характеристик отказоустойчивости схемы, метод инжектирования ошибок может быть полезен для выявления наиболее уязвимых участков схемы с точки зрения влияния ошибки в конкретном вентиле на общую работоспособность. Эмпирически было установлено существенное различие в уязвимости для разных участков типовых схем. Этот факт привод к идее разработки методов селективной избыточности комбинационных схем. Эффективным методом определения степени уязвимости участка схемы может служить метод инжектирования ошибок с использованием стратегии стресс-теста:<br />
- Фиксируется элемент , который на всем протяжении тестирования будет равен единице. Остальные элементы вектора обращены в ноль.<br />
- Определяется влияние конкретного вентиля (группы вентилей) на корректность работы всей схемы в условиях помех.<br />
Селективное добавление избыточности для наиболее уязвимых участков схемы позволит достичь разумного компромисса в надежности функционирования при незначительном увеличении площади микросхемы.<br />
<br />
== Характеристики помехозащищенности схемы == <br />
<br />
Для оценки архитектурной устойчивости к сбоям и отказам, а также для оценки эффективности методов исправления ошибок в процессе моделирования необходимо подсчитывать следующие параметры:<br />
- общее количество экспериментов;<br />
- количество корректных значений выхода схемы;<br />
- общее количество внедренных ошибок.<br />
После проведения серии экспериментов в количестве, достаточном для получения корректной статистической выборки, необходимо вычислить характеристики, с помощью которых можно эффективно сравнивать между собой различные архитектуры комбинационных схем с точки зрения их помехозащищенности.<br />
Для оценки отказоустойчивости схем с точки зрения исправления ошибок будем рассматривать два параметра. Первый параметр характеризует архитектурную устойчивость к ошибкам и определяется как отношение числа некорректных результатов работы схемы к общему числу инжектированных ошибок:<br />
, (3)<br />
где - количество экспериментов с несовпадением результата с эталонным, - общее число внедренных ошибок. По сути, этот параметр определяет вероятность того, что внедренная ошибка в схему приведет к искажению работы всей схемы.<br />
Второй параметр определяет общую устойчивость схемы к ошибкам и вычисляется как отношение числа корректных результатов работы схемы к общему числу тестов:<br />
(4)<br />
В случае комбинационных схем, обнаруживающих ошибки, мы располагаем не только эталонным значением выхода схемы, но и эталонным значением флага ошибки на заданных входных данных. Таким образом, в процессе моделирования необходимо подсчитывать число появлений для событий, описанных в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Истинность результата</p><br />
<p>(0 – результат верный</p><br />
<p>1 – результат не верный)</p><br />
</td><br />
<td><p>Флаг ошибки</p><br />
</td><br />
<td><p>Событие</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка не «проявилась»</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>«Ложная тревога»</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>Ошибка пропущена</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>Ошибка обнаружена</p><br />
</td><br />
</tr><br />
</table><br />
<br />
Следует отметить, что при каждой подаче данных в процессе моделирования, в схему вносится, по меньшей мере, одна ошибка. В этом контексте первую строку таблицы 3 следует понимать, как некоторую способность архитектуры маскировать ошибки, то есть ошибка, возникшая на одном из вентилей схемы, не доходит до выходов из-за особенностей её архитектуры.<br />
Эти четыре варианта составляют полную группу событий, следовательно, характеристиками помехоустойчивости схемы будут являться вероятности наступления каждого из событий.</div>
DimaT
https://vscripts.ru/w/%D0%9C%D0%B5%D1%82%D0%BE%D0%B4_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA_%D0%B4%D0%BB%D1%8F_%D0%BE%D1%86%D0%B5%D0%BD%D0%BA%D0%B8_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC
Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем
2014-07-08T09:34:01Z
<p>DimaT: </p>
<hr />
<div>== Введение ==<br />
<br />
Суть метода заключается в том, что в процессе моделирования исследуемой логической схемы в один или несколько узлов схемы вносится ошибка. Необходимо определить: произошло ли искажение результата работы схемы, и была ли ошибка обнаружена. <br />
<br />
Предлагаемый подход инжектирования ошибок при логическом моделировании подразумевает модификацию схемы таким образом, чтобы появилась возможность вносить ошибки в любой узел схемы. Для этого после каждого вентиля в схему необходимо добавить дополнительный элемент, называемый инжектором. Процесс модификации схемы на примере логической функции XOR в базисе И-ИЛИ-НЕ представлен на рисунке:<br />
<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
Первый вход инжектора соединяется с выходом вентиля, выход инжектора подается в соответствии с начальной коммутацией схемы. Второй входной сигнал инжектора определяется как входной сигнал основной схемы и интерпретируется как дополнительный вход. Логическая единица на любом дополнительном входе – означает ошибку в соответствующем ей вентиле.<br />
Инжектор выполняет бинарную логическую операцию, формируемую в зависимости от типа моделируемой ошибки.<br />
<br />
== Типы моделируемых ошибок ==<br />
<br />
Чаще всего в литературе, связанной с помехоустойчивостью логических схем, рассматриваются только ошибки, связанные с инверсией сигнала. Однако, часто на практике приходится встречаться с ошибками, обусловленными технологическими несовершенствами микроэлектронных изделий, таких как замыкания. В этой работе мы будем рассматривать три основных типа ошибок:<br />
<br />
• Замыкание на питание (stuck at VCC);<br />
<br />
• Замыкание на землю (stuck on ground);<br />
<br />
• Инверсия сигнала.<br />
<br />
Структура модифицированной схемы, в зависимости от типа ошибок, существенно изменяться не будет, поменяются только двухвходовые логические элементы эмулирующие ошибку в вентиле. Типы элементов с таблицами истинности для каждого типа ошибки представлены в таблице:<br />
<br />
<table cellpadding=5 cellspacing=0 border=1><tr><td><p>Тип ошибки</p><br />
</td><br />
<td><p>Таблица истинности для инжектора</p><br />
</td><br />
<td><p>Название булевой функции инжектора</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на питание (stuck at VCC);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>OR, Логическое ИЛИ</p><br />
</td><br />
</tr><br />
<tr><td><p>Замыкание на землю (stuck on ground);</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>Инверсия прямой импликации (больше, детектор 4</p><br />
</td><br />
</tr><br />
<tr><td><p>Инверсия сигнала</p><br />
</td><br />
<td><table border="1"><tr><td><p>from_gate</p><br />
</td><br />
<td><p>error</p><br />
</td><br />
<td><p>out</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
<tr><td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
</tr><br />
<tr><td><p>1</p><br />
</td><br />
<td><p>1</p><br />
</td><br />
<td><p>0</p><br />
</td><br />
</tr><br />
</table><br />
</td><br />
<td><p>XOR, Сумма по модулю 2, Исключающее ИЛИ</p><br />
</td><br />
</tr><br />
</table></div>
DimaT
https://vscripts.ru/w/%D0%9C%D0%B5%D1%82%D0%BE%D0%B4_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA_%D0%B4%D0%BB%D1%8F_%D0%BE%D1%86%D0%B5%D0%BD%D0%BA%D0%B8_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC
Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем
2014-07-08T09:27:03Z
<p>DimaT: Новая страница: «== Введение == Суть метода заключается в том, что в процессе моделирования исследуемой ло…»</p>
<hr />
<div>== Введение ==<br />
<br />
Суть метода заключается в том, что в процессе моделирования исследуемой логической схемы в один или несколько узлов схемы вносится ошибка. Необходимо определить: произошло ли искажение результата работы схемы, и была ли ошибка обнаружена. <br />
<br />
Предлагаемый подход инжектирования ошибок при логическом моделировании подразумевает модификацию схемы таким образом, чтобы появилась возможность вносить ошибки в любой узел схемы. Для этого после каждого вентиля в схему необходимо добавить дополнительный элемент, называемый инжектором. Процесс модификации схемы на примере логической функции XOR в базисе И-ИЛИ-НЕ представлен на рисунке:<br />
<br />
[[Изображение:Fault injection.JPG]]</div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-07-08T09:24:53Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга<br />
<br />
== Метод инжектирования ошибок ==<br />
Для оценки надежностных характеристик исследуемых схем был использован метод инжектирования ошибок. Метод является стохастическим и симуляционным. Это означает что он является вероятностным и опирается на современные средства моделирования. В нашем случае это пакет ModelSim. <br />
Основная идея заключается в следующем: модифицировать схему таким образом, чтобы появилась возможность контролировать процесс внедрения ошибок в схему в процессе моделирования.<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
<br />
Более подробно об используемом методе инжектирования ошибок - [[Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем]]<br />
== Результаты оценки надежностных характеристик ==<br />
<br />
* Шум окружающей среды. С17<br />
<br />
[[Изображение:Env noise c17.JPG]]<br />
<br />
* Кратные ошибки. С17<br />
<br />
[[Изображение:Multiple c17.JPG]]<br />
<br />
* Шум окружающей среды. С432<br />
<br />
[[Изображение:Env noise c432.JPG]]<br />
<br />
* Кратные ошибки. С432<br />
<br />
[[Изображение:Multiple c432.JPG]]<br />
<br />
<br />
== Результаты оценки занимаемой площади ==<br />
* Колличество вентилей для различных схем защиты ('''С17''')<br />
<table cellpadding=5 cellspacing=0 border=1><br />
<tr><br />
<td>Схема</td><br />
<td>Число вентилей</td><br />
<td>Коэффициент увеличения</td><br />
</tr><br />
<tr><br />
<td>Без защиты</td><br />
<td>9</td><br />
<td>1</td><br />
</tr><br />
<tr><br />
<td>Поэлементное мажорирование</td><br />
<td>71</td><br />
<td>7.8888</td><br />
</tr><br />
<tr><br />
<td>Трехкратное мажорирование</td><br />
<td>36</td><br />
<td>4</td><br />
</tr><br />
<tr><br />
<td>3-х битное пр-во Хемминга</td><br />
<td>217</td><br />
<td>24.1111</td><br />
</tr><br />
<tr><br />
<td>Пятикратное мажорирование</td><br />
<td>77</td><br />
<td>8.5555</td><br />
</tr><br />
<tr><br />
<td>Семикратное мажорирование</td><br />
<td>107</td><br />
<td>11.8888</td><br />
</tr><br />
<tr><br />
<td>Девятикратное мажорирование</td><br />
<td>149</td><br />
<td>16.5555</td><br />
</tr><br />
</table><br />
<br />
<br />
<br />
* Колличество вентилей для различных схем защиты ('''С432''')<br />
<table cellpadding=5 cellspacing=0 border=1><br />
<tr><br />
<td>Схема</td><br />
<td>Число вентилей</td><br />
<td>Коэффициент увеличения</td><br />
</tr><br />
<tr><br />
<td>Без защиты</td><br />
<td>284</td><br />
<td>1</td><br />
</tr><br />
<tr><br />
<td>Поэлементное мажорирование</td><br />
<td>2279</td><br />
<td>8.0246</td><br />
</tr><br />
<tr><br />
<td>Трехкратное мажорирование</td><br />
<td>877</td><br />
<td>3.0880</td><br />
</tr><br />
<tr><br />
<td>3-х битное пр-во Хемминга</td><br />
<td>6742</td><br />
<td>23.739</td><br />
</tr><br />
<tr><br />
<td>Пятикратное мажорирование</td><br />
<td>1534</td><br />
<td>5.4014</td><br />
</tr><br />
<tr><br />
<td>Семикратное мажорирование</td><br />
<td>2146</td><br />
<td>7.5563</td><br />
</tr><br />
<tr><br />
<td>Девятикратное мажорирование</td><br />
<td>2802</td><br />
<td>9.8661</td><br />
</tr><br />
</table><br />
<br />
[http://vscripts.ru/res/files/AVF-COF.xlsx Скачать Excel файл с полными результатами исследования]</div>
DimaT
https://vscripts.ru/w/Main
Main
2014-07-08T09:22:05Z
<p>DimaT: </p>
<hr />
<div><table style="width: 100%;"><tr><td style="width: 50%; vertical-align: top; border-right: 1px solid gray; padding: 0px 5px;"><br />
== Генераторы Verilog (базовые операции) ==<br />
<br />
=== Модулярные сумматоры === <br />
# [http://vscripts.ru/2012/generator-sum-2n-1.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - реализация на базе двух сумматоров и мультиплексора (вариант Романа).<br />
# [http://vscripts.ru/dima/adder.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - полностью комбинационная реализация без мультиплексора (вариант Димы).<br />
# [http://vscripts.ru/dima/all_adders.php?n=31 Генератор Verilog для сумматора по произвольному модулю] - реализация предлагающая оптимальный вариант.<br />
<br />
=== Модулярные умножители ===<br />
# [http://vscripts.ru/2012/index-modulo-multiplication.php Генератор Verilog для умножения по модулю (метод 1)] - от 3 до 1000 по индексному методу (умножение заменено на сложение).<br />
# [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php Генератор Verilog для умножения по модулю (метод 2)] - от 3 до 1000 по методу разности квадратов (X*Y = (1/4)*(X+Y)<sup>2</sup> - (1/4)*(X-Y)<sup>2</sup>) <br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-plus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>+1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-minus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>-1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>] - для n от 3 до 43.<br />
<br />
=== Классические умножители (до 128 бит) ===<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-recur.php Бинарных умножитель на базе рекурсивной модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - используется два иерархических уровня модулей вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-4-mod-generator.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - используется перспективный набор из 4-х модулей.<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-hierarchical.php Бинарный умножитель на базе иерархического метода] - используется метод "разделяй и властвуй" без использования модулярной арифметики.<br />
<br />
=== Прямые модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/forward-converter-2supn-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (версия Романа). <br />
# [http://vscripts.ru/dima/fwd_generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (версия Димы). <br />
# [http://vscripts.ru/2013/forward-converter-4-mod-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов. <br />
# [http://vscripts.ru/2013/forward-converter-universal.php Универсальный прямой преобразователь] - прямой преобразователь из позиционной системы счисления в СОК для произвольной системы модулей (Две версии: комбинационный и конвейерный).<br />
<br />
=== Обратные модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/reverse-converter-2supn-generator.php Генератор Verilog для обратного преобразователя из базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - сверхбыстрый обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-4-mod-generator.php Генератор Verilog для обратного преобразователя из 4-х элементного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-crt2-based.php Генератор Verilog обратного преобразователя для произвольных взаимнопростых модулей] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей (комбинационная и конвейерная версии).<br />
# [http://vscripts.ru/2013/reverse-converter-pipeline-mixed-radix.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей.<br />
# [http://vscripts.ru/2013/reverse-converter-pipeline-mixed-radix-with-error-correction.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется перспективная схема с уменьшенной площадью.<br />
# [http://vscripts.ru/2014/straightforward_error_correction_reverse_converter.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется стандартный метод проекций.<br />
=== КИХ-фильтры ===<br />
# [http://vscripts.ru/2013/simple-fir-filter-generator.php Генератор Verilog для КИХ-фильтров (простейший метод)] - конвейерная структура сделанная по формуле свертки O(N<sup>2</sup>).<br />
# [http://vscripts.ru/2013/simple-modular-fir-filter-generator.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/dima/verilog_generator_modular_fir_filter.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярной арифметики и БПФ] - перспективный метод с использование БПФ в конечном поле и сложностью O(N*logN)<br />
<br />
=== Скалярное произведение ===<br />
# [http://vscripts.ru/2013/simple-mac-unit.php Генератор Verilog для MAC-Unit (простейший метод)] - синхронный вариант с дефолтной реализацией.<br />
# [http://vscripts.ru/2013/fast-simple-scalar-multiplication.php Генератор Verilog для быстрого вычисления скалярного произведения с конвейризацией] - синхронный вариант на обычной позиционной арифметике.<br />
# [http://vscripts.ru/2013/modular_scalar_multiplication.php Генератор Verilog для вычисления скалярного произведения на базе модулярной арифметики] - синхронный вариант на модулярной арифметике.<br />
<br />
=== Другое ===<br />
# [http://vscripts.ru/2012/generator-sum-kwain.php Генератор Verilog для модулярных операций по методу Квайна] - генератор операций сложения и умножения, для малых модулей (от 3 до 15).<br />
# [http://vscripts.ru/2012/generator-sub-sqr.php Генератор Verilog для квадрата разности по модулю p] - состоит из вычитателя и таблицы квадратов (LUT). <br />
# [http://vscripts.ru/2013/modular-multiplication-for-fir-filter.php Генератор умножителя для конвейерной реализации модулярного FIR-фильтра]<br />
# [http://vscripts.ru/dima/fast_fourier_transform_web.php?p=257&len=128 Генератор Verilog для прямых и инверсных Теоретико Числовых БПФ] - используется конвейерная структура Radix2SPDF.<br />
<br />
== SAD процессоры (поиск различия между двумя картинками) ==<br />
# [http://vscripts.ru/2012/sad_generator.php Генератор Verilog для реализации позиционного SAD процессора] - поиск векторов компенсации движения в стандартном виде.<br />
# [http://vscripts.ru/2012/sad_modular_generator.php Генератор Verilog для реализации модулярного SAD процессора] - поиск векторов компенсации движения в модулярном базисе вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
<br />
== Формулы и математика ==<br />
# [http://vscripts.ru/2012/prime-set-generator.php Генератор простых чисел Прота для реализации операции свёртки] ([http://vscripts.ru/2012/prime-set-generator_new.php Версия 2]) - по методу БПФ в конечном поле.<br />
# [http://vscripts.ru/2012/basis-15x16x17-simple.php Формула для обратного преобразователя для базиса вида (2n-1, 2n, 2n+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код.<br />
# [http://vscripts.ru/2012/basis-15x16x17.php Проверка формул обратного преобразователя для базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код. <br />
# [http://vscripts.ru/2012/sad-modular-basis-calculator.php Генератор базисов для SAD процессоров разной размерности] - базисы специального вида и обычного. <br />
# [http://vscripts.ru/2013/draw_complex_mod.php Рисовалка области значений комплексного вычета] - вычет комплексного числа по комлексному переменному<br />
# [http://vscripts.ru/2013/check_basis.php Проверка базиса и расчет его динамического диапазона]<br />
# [http://vscripts.ru/2013/find-inverse-by-mod.php Нахождение обратного элемента по модулю]<br />
# [http://vscripts.ru/2013/radix_converter.php Преобразование позиционной системы счисления для заданного числа]<br />
# [http://vscripts.ru/2014/backward_rns_converter_online.php Преобразование из системы остаточных классов в позиционный вид]<br />
# [http://vscripts.ru/2014/recursieve_rns_basis_generator.php Генератор базисов для рекурсивной модулярной арифметики]<br />
<br />
</td><td style="width: 50%; vertical-align: top; padding: 0px 5px;"><br />
<br />
== Справочные материалы ==<br />
=== Определения ===<br />
* [[Система остаточных классов|Система остаточных классов (Модулярная арифметика)]] - определение<br />
* [[Функция Эйлера]]<br />
* [[Описание КТО II|Описание Китайской теоремы об остатках II (CRT II)]]<br />
* [[Описание КТО III|Описание Китайской теоремы об остатках III (CRT III)]]<br />
* [[Вычет по комплексному переменному]]<br />
* [[Свёртка (цифровая обработка сигналов)|Свёртка (ЦОС)]]<br />
* [[Полиадический код|Полиадический код (система счисления со смешанным основанием)]]<br />
* [[Модулярная логарифметика]]<br />
* [[Рекурсивная модулярная арифметика]]<br />
* [[Бимодульная модулярная арифметика]]<br />
* [[Система из 4 модулей (2^n-1, 2^n+1, 2^(n+1)-1, 2^(n+1)+1)|Теория по системе из 4-х модулей (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)]]<br />
* [[Фильтр с конечной импульсной характеристикой]]<br />
* [[Теоретические основы применения модулярной арифметики для обнаружения и коррекции ошибок]]<br />
* [[Описание работы универсального прямого преобразователя]]<br />
<br />
=== Алгоритмы ===<br />
* [[Метод инжектирования ошибок для оценки надежностных характеристик комбинационных схем]]<br />
* [[Нахождение обратного элемента по модулю]]<br />
* [[Схема коррекции ошибок Rajendra S. Katti]]<br />
* [[Метод умножения Шёнхаге — Штрассена]]<br />
* [[Расчет следующего значения функции на базе квадратичной интерполяции]]<br />
<br />
== Программы == <br />
* [[(Prog) Генератор Verilog из таблиц истинности для сумматоров по модулю|Генератор Verilog из таблиц истинности для сумматоров по модулю]]<br />
* [[(Prog) Расчет FIR-фильтра по стандартной формуле (Си)|Расчет FIR-фильтра по стандартной формуле]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Add (Си)|Расчет FIR-фильтра через ДПФ метод Overlap-Add]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Save|Расчет FIR-фильтра через ДПФ метод Overlap-Save]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ над конечным полем|Расчет FIR-фильтра через ДПФ над конечным полем]]<br />
<br />
=== Разное ===<br />
* [[Алгоритм Espresso]] - эффективный алгоритм для минимизации булевых функций<br />
* [[MIS: A multiple-level logic optimization system]] - система логического синтеза<br />
* [[Запустить ModelSim из командной строки]] - руководство по запуску ModelSim без использования графического интерфейса<br />
* [[Введение в АЦП]] - описание видов аналого-цифровых преобразователей (двоичных)<br />
* [[Модулярное АЦП]] - описание различных архитектур АЦП и их сравнение<br />
* [[Специальные системы модулей]] - разные типы систем<br />
* [[Пример коррекции ошибки на базе системы остаточных классов]]<br />
* [[Полезная литература]]<br />
<br />
== Результаты исследований ==<br />
# 2014.07 - [[Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок]]<br />
# 2013.11 - [[Результаты синтеза прямых преобразователей для простых модулей в пределах 8 бит]]<br />
# 2013.10 - [[Моделирование работы модулярного КИХ фильтра, исследование эффективности экстраполяционных методов для коррекции ошибок]]<br />
# 2013.10 - [[Разработка модулярного КИХ фильтра на базе теоретико-числового БПФ]]<br />
# 2013.08 - [[Комплексное исследование обратных преобразователей|Комплексное исследование обратных преобразователей (4 метода)]]<br />
# 2013.05 - [[Комплексное исследование умножителей в диапазоне 3 - 64 бит]]<br />
# 2013.04 - [[Результаты синтеза двоичных умножителей (3 - 64 бит)]]<br />
# 2013.04 - [[Результаты синтеза прямых/обратных преобразователей на спец модулях вида 2^n-1, 2^n, 2^n+1 для Д.Д. до 128 бит.]]<br />
# 2013.02 - [[Сравнение разных методов умножения по модулю - 2^n-1,индексный,по методу разности квадратов и позиционный.]]<br />
# 2013.02 - [[Результат сравнения различных методов построения модулярных умножителей (индексный метод, разность квадратов, метод Espresso)]]<br />
# 2013.02 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Espresso]]<br />
# 2013.01 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Квайна]]<br />
# 2012.12 - [[Результат сравнения SAD-процессоров модулярный vs позиционный (промежуточный отчет 12.2012)]]<br />
# 2012.12 - [[Исследование позиционного умножения на нашей библиотеке]]<br />
# 2012.12 - [[Сравнение разных методов умножения по модулю]] - сравнение позиционного, [http://vscripts.ru/2012/index-modulo-multiplication.php индексного умножителя] и [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php умножителя по методу разности квадратов]<br />
# 2012.12 - [[Сравнение разных методов сложения по модулю 2^n-1]] (модуль вида 2<sup>n</sup>-1) - сравнение позиционного сумматора и двух вариантов реализации сумматора по модулю 2<sup>n</sup>-1 ([http://vscripts.ru/2012/generator-sum-2n-1.php Генератор 1], [http://vscripts.ru/dima/adder.php Генератор 2]).<br />
<br />
== Временные и тестовые скрипты ==<br />
# [http://vscripts.ru/2012/prime.php Список случайных простых чисел] - для теста от 900 до 20000 <br />
# [http://vscripts.ru/2012/multable.php Таблица умножения по модулю] - от 3 до 100 <br />
<br />
</td></tr></table><br />
__NOTOC__</div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-07-08T09:12:02Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга<br />
<br />
== Метод инжектирования ошибок ==<br />
Для оценки надежностных характеристик исследуемых схем был использован метод инжектирования ошибок. Метод является стохастическим и симуляционным. Это означает что он является вероятностным и опирается на современные средства моделирования. В нашем случае это пакет ModelSim. <br />
Основная идея заключается в следующем: модифицировать схему таким образом, чтобы появилась возможность контролировать процесс внедрения ошибок в схему в процессе моделирования.<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
<br />
Более подробно об используемом методе инжектирования ошибок можно почитать в статье [http://vscripts.ru/docs/fault_injection.doc Моделирование возникновения неисправностей для оценки надежностных характеристик логических схем]<br />
<br />
== Результаты оценки надежностных характеристик ==<br />
<br />
* Шум окружающей среды. С17<br />
<br />
[[Изображение:Env noise c17.JPG]]<br />
<br />
* Кратные ошибки. С17<br />
<br />
[[Изображение:Multiple c17.JPG]]<br />
<br />
* Шум окружающей среды. С432<br />
<br />
[[Изображение:Env noise c432.JPG]]<br />
<br />
* Кратные ошибки. С432<br />
<br />
[[Изображение:Multiple c432.JPG]]<br />
<br />
<br />
== Результаты оценки занимаемой площади ==<br />
* Колличество вентилей для различных схем защиты ('''С17''')<br />
<table cellpadding=5 cellspacing=0 border=1><br />
<tr><br />
<td>Схема</td><br />
<td>Число вентилей</td><br />
<td>Коэффициент увеличения</td><br />
</tr><br />
<tr><br />
<td>Без защиты</td><br />
<td>9</td><br />
<td>1</td><br />
</tr><br />
<tr><br />
<td>Поэлементное мажорирование</td><br />
<td>71</td><br />
<td>7.8888</td><br />
</tr><br />
<tr><br />
<td>Трехкратное мажорирование</td><br />
<td>36</td><br />
<td>4</td><br />
</tr><br />
<tr><br />
<td>3-х битное пр-во Хемминга</td><br />
<td>217</td><br />
<td>24.1111</td><br />
</tr><br />
<tr><br />
<td>Пятикратное мажорирование</td><br />
<td>77</td><br />
<td>8.5555</td><br />
</tr><br />
<tr><br />
<td>Семикратное мажорирование</td><br />
<td>107</td><br />
<td>11.8888</td><br />
</tr><br />
<tr><br />
<td>Девятикратное мажорирование</td><br />
<td>149</td><br />
<td>16.5555</td><br />
</tr><br />
</table><br />
<br />
<br />
<br />
* Колличество вентилей для различных схем защиты ('''С432''')<br />
<table cellpadding=5 cellspacing=0 border=1><br />
<tr><br />
<td>Схема</td><br />
<td>Число вентилей</td><br />
<td>Коэффициент увеличения</td><br />
</tr><br />
<tr><br />
<td>Без защиты</td><br />
<td>284</td><br />
<td>1</td><br />
</tr><br />
<tr><br />
<td>Поэлементное мажорирование</td><br />
<td>2279</td><br />
<td>8.0246</td><br />
</tr><br />
<tr><br />
<td>Трехкратное мажорирование</td><br />
<td>877</td><br />
<td>3.0880</td><br />
</tr><br />
<tr><br />
<td>3-х битное пр-во Хемминга</td><br />
<td>6742</td><br />
<td>23.739</td><br />
</tr><br />
<tr><br />
<td>Пятикратное мажорирование</td><br />
<td>1534</td><br />
<td>5.4014</td><br />
</tr><br />
<tr><br />
<td>Семикратное мажорирование</td><br />
<td>2146</td><br />
<td>7.5563</td><br />
</tr><br />
<tr><br />
<td>Девятикратное мажорирование</td><br />
<td>2802</td><br />
<td>9.8661</td><br />
</tr><br />
</table><br />
<br />
[http://vscripts.ru/res/files/AVF-COF.xlsx Скачать Excel файл с полными результатами исследования]</div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-07-08T09:06:47Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга<br />
<br />
== Метод инжектирования ошибок ==<br />
Для оценки надежностных характеристик исследуемых схем был использован метод инжектирования ошибок. Метод является стохастическим и симуляционным. Это означает что он является вероятностным и опирается на современные средства моделирования. В нашем случае это пакет ModelSim. <br />
Основная идея заключается в следующем: модифицировать схему таким образом, чтобы появилась возможность контролировать процесс внедрения ошибок в схему в процессе моделирования.<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
<br />
Более подробно об используемом методе инжектирования ошибок можно почитать в статье [http://vscripts.ru/docs/fault_injection.doc Моделирование возникновения неисправностей для оценки надежностных характеристик логических схем]<br />
<br />
== Результаты ==<br />
<br />
* Шум окружающей среды. С17<br />
<br />
[[Изображение:Env noise c17.JPG]]<br />
<br />
* Кратные ошибки. С17<br />
<br />
[[Изображение:Multiple c17.JPG]]<br />
<br />
* Шум окружающей среды. С432<br />
<br />
[[Изображение:Env noise c432.JPG]]<br />
<br />
* Кратные ошибки. С432<br />
<br />
[[Изображение:Multiple c432.JPG]]<br />
<br />
* Колличество вентилей для различных схем защиты ('''С17''')<br />
<table cellpadding=5 cellspacing=0 border=1><br />
<tr><br />
<td>Схема</td><br />
<td>Число вентилей</td><br />
<td>Коэффициент увеличения</td><br />
</tr><br />
<tr><br />
<td>Без защиты</td><br />
<td>9</td><br />
<td>1</td><br />
</tr><br />
<tr><br />
<td>Поэлементное мажорирование</td><br />
<td>71</td><br />
<td>7.8888</td><br />
</tr><br />
<tr><br />
<td>Трехкратное мажорирование</td><br />
<td>36</td><br />
<td>4</td><br />
</tr><br />
<tr><br />
<td>3-х битное пр-во Хемминга</td><br />
<td>217</td><br />
<td>24.1111</td><br />
</tr><br />
<tr><br />
<td>Пятикратное мажорирование</td><br />
<td>77</td><br />
<td>8.5555</td><br />
</tr><br />
<tr><br />
<td>Семикратное мажорирование</td><br />
<td>107</td><br />
<td>11.8888</td><br />
</tr><br />
<tr><br />
<td>Девятикратное мажорирование</td><br />
<td>149</td><br />
<td>16.5555</td><br />
</tr><br />
</table><br />
<br />
<br />
<br />
* Колличество вентилей для различных схем защиты ('''С432''')<br />
<table cellpadding=5 cellspacing=0 border=1><br />
<tr><br />
<td>Схема</td><br />
<td>Число вентилей</td><br />
<td>Коэффициент увеличения</td><br />
</tr><br />
<tr><br />
<td>Без защиты</td><br />
<td>284</td><br />
<td>1</td><br />
</tr><br />
<tr><br />
<td>Поэлементное мажорирование</td><br />
<td>2279</td><br />
<td>8.0246</td><br />
</tr><br />
<tr><br />
<td>Трехкратное мажорирование</td><br />
<td>877</td><br />
<td>3.0880</td><br />
</tr><br />
<tr><br />
<td>3-х битное пр-во Хемминга</td><br />
<td>6742</td><br />
<td>23.739</td><br />
</tr><br />
<tr><br />
<td>Пятикратное мажорирование</td><br />
<td>1534</td><br />
<td>5.4014</td><br />
</tr><br />
<tr><br />
<td>Семикратное мажорирование</td><br />
<td>2146</td><br />
<td>7.5563</td><br />
</tr><br />
<tr><br />
<td>Девятикратное мажорирование</td><br />
<td>2802</td><br />
<td>9.8661</td><br />
</tr><br />
</table><br />
<br />
[http://vscripts.ru/res/files/AVF-COF.xlsx Скачать Excel файл с полными результатами исследования]</div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-07-08T08:34:01Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга<br />
<br />
== Метод инжектирования ошибок ==<br />
Для оценки надежностных характеристик исследуемых схем был использован метод инжектирования ошибок. Метод является стохастическим и симуляционным. Это означает что он является вероятностным и опирается на современные средства моделирования. В нашем случае это пакет ModelSim. <br />
Основная идея заключается в следующем: модифицировать схему таким образом, чтобы появилась возможность контролировать процесс внедрения ошибок в схему в процессе моделирования.<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
<br />
Более подробно об используемом методе инжектирования ошибок можно почитать в статье [http://vscripts.ru/docs/fault_injection.doc Моделирование возникновения неисправностей для оценки надежностных характеристик логических схем]<br />
<br />
== Результаты ==<br />
<br />
* Шум окружающей среды. С17<br />
<br />
[[Изображение:Env noise c17.JPG]]<br />
<br />
* Кратные ошибки. С17<br />
<br />
[[Изображение:Multiple c17.JPG]]<br />
<br />
* Шум окружающей среды. С432<br />
<br />
[[Изображение:Env noise c432.JPG]]<br />
<br />
* Кратные ошибки. С432<br />
<br />
[[Изображение:Multiple c432.JPG]]<br />
<br />
* Колличество вентилей для различных схем защиты ('''С17''')<br />
<table cellpadding=5 cellspacing=0 border=1><br />
<tr><br />
<td>Схема</td><br />
<td>Число вентилей</td><br />
<td>Коэффициент увеличения</td><br />
</tr><br />
<tr><br />
<td>Без защиты</td><br />
<td>9</td><br />
<td>1</td><br />
</tr><br />
<tr><br />
<td>Поэлементное мажорирование</td><br />
<td>71</td><br />
<td>7.8888</td><br />
</tr><br />
<tr><br />
<td>Трехкратное мажорирование</td><br />
<td>36</td><br />
<td>4</td><br />
</tr><br />
<tr><br />
<td>3-х битное пр-во Хемминга</td><br />
<td>217</td><br />
<td>24.1111</td><br />
</tr><br />
<tr><br />
<td>Пятикратное мажорирование</td><br />
<td>77</td><br />
<td>8.5555</td><br />
</tr><br />
<tr><br />
<td>Семикратное мажорирование</td><br />
<td>107</td><br />
<td>11.8888</td><br />
</tr><br />
<tr><br />
<td>Девятикратное мажорирование</td><br />
<td>149</td><br />
<td>16.5555</td><br />
</tr><br />
</table><br />
<br />
<br />
<br />
* Колличество вентилей для различных схем защиты ('''С432''')<br />
<table cellpadding=5 cellspacing=0 border=1><br />
<tr><br />
<td>Схема</td><br />
<td>Число вентилей</td><br />
<td>Коэффициент увеличения</td><br />
</tr><br />
<tr><br />
<td>Без защиты</td><br />
<td>284</td><br />
<td>1</td><br />
</tr><br />
<tr><br />
<td>Поэлементное мажорирование</td><br />
<td>2279</td><br />
<td>8.0246</td><br />
</tr><br />
<tr><br />
<td>Трехкратное мажорирование</td><br />
<td>877</td><br />
<td>3.0880</td><br />
</tr><br />
<tr><br />
<td>3-х битное пр-во Хемминга</td><br />
<td>6742</td><br />
<td>23.739</td><br />
</tr><br />
<tr><br />
<td>Пятикратное мажорирование</td><br />
<td>1534</td><br />
<td>5.4014</td><br />
</tr><br />
<tr><br />
<td>Семикратное мажорирование</td><br />
<td>2146</td><br />
<td>7.5563</td><br />
</tr><br />
<tr><br />
<td>Девятикратное мажорирование</td><br />
<td>2802</td><br />
<td>9.8661</td><br />
</tr><br />
</table></div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-07-08T08:33:11Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга<br />
<br />
== Метод инжектирования ошибок ==<br />
Для оценки надежностных характеристик исследуемых схем был использован метод инжектирования ошибок. Метод является стохастическим и симуляционным. Это означает что он является вероятностным и опирается на современные средства моделирования. В нашем случае это пакет ModelSim. <br />
Основная идея заключается в следующем: модифицировать схему таким образом, чтобы появилась возможность контролировать процесс внедрения ошибок в схему в процессе моделирования.<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
<br />
Более подробно об используемом методе инжектирования ошибок можно почитать в статье [http://vscripts.ru/docs/fault_injection.doc Моделирование возникновения неисправностей для оценки надежностных характеристик логических схем]<br />
<br />
== Результаты ==<br />
<br />
* Шум окружающей среды. С17<br />
<br />
[[Изображение:Env noise c17.JPG]]<br />
<br />
* Кратные ошибки. С17<br />
<br />
[[Изображение:Multiple c17.JPG]]<br />
<br />
* Шум окружающей среды. С432<br />
<br />
[[Изображение:Env noise c432.JPG]]<br />
<br />
* Кратные ошибки. С432<br />
<br />
[[Изображение:Multiple c432.JPG]]<br />
<br />
* Колличество вентилей для различных схем защиты (С17)<br />
<table cellpadding=5 cellspacing=0 border=1><br />
<tr><br />
<td>Схема</td><br />
<td>Число вентилей</td><br />
<td>Коэффициент увеличения</td><br />
</tr><br />
<tr><br />
<td>Без защиты</td><br />
<td>9</td><br />
<td>1</td><br />
</tr><br />
<tr><br />
<td>Поэлементное мажорирование</td><br />
<td>71</td><br />
<td>7.8888</td><br />
</tr><br />
<tr><br />
<td>Трехкратное мажорирование</td><br />
<td>36</td><br />
<td>4</td><br />
</tr><br />
<tr><br />
<td>3-х битное пр-во Хемминга</td><br />
<td>217</td><br />
<td>24.1111</td><br />
</tr><br />
<tr><br />
<td>Пятикратное мажорирование</td><br />
<td>77</td><br />
<td>8.5555</td><br />
</tr><br />
<tr><br />
<td>Семикратное мажорирование</td><br />
<td>107</td><br />
<td>11.8888</td><br />
</tr><br />
<tr><br />
<td>Девятикратное мажорирование</td><br />
<td>149</td><br />
<td>16.5555</td><br />
</tr><br />
</table><br />
<br />
* Колличество вентилей для различных схем защиты (С432)<br />
<table cellpadding=5 cellspacing=0 border=1><br />
<tr><br />
<td>Схема</td><br />
<td>Число вентилей</td><br />
<td>Коэффициент увеличения</td><br />
</tr><br />
<tr><br />
<td>Без защиты</td><br />
<td>284</td><br />
<td>1</td><br />
</tr><br />
<tr><br />
<td>Поэлементное мажорирование</td><br />
<td>2279</td><br />
<td>8.0246</td><br />
</tr><br />
<tr><br />
<td>Трехкратное мажорирование</td><br />
<td>877</td><br />
<td>3.0880</td><br />
</tr><br />
<tr><br />
<td>3-х битное пр-во Хемминга</td><br />
<td>6742</td><br />
<td>23.739</td><br />
</tr><br />
<tr><br />
<td>Пятикратное мажорирование</td><br />
<td>1534</td><br />
<td>5.4014</td><br />
</tr><br />
<tr><br />
<td>Семикратное мажорирование</td><br />
<td>2146</td><br />
<td>7.5563</td><br />
</tr><br />
<tr><br />
<td>Девятикратное мажорирование</td><br />
<td>2802</td><br />
<td>9.8661</td><br />
</tr><br />
</table></div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-07-08T08:29:40Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга<br />
<br />
== Метод инжектирования ошибок ==<br />
Для оценки надежностных характеристик исследуемых схем был использован метод инжектирования ошибок. Метод является стохастическим и симуляционным. Это означает что он является вероятностным и опирается на современные средства моделирования. В нашем случае это пакет ModelSim. <br />
Основная идея заключается в следующем: модифицировать схему таким образом, чтобы появилась возможность контролировать процесс внедрения ошибок в схему в процессе моделирования.<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
<br />
Более подробно об используемом методе инжектирования ошибок можно почитать в статье [http://vscripts.ru/docs/fault_injection.doc Моделирование возникновения неисправностей для оценки надежностных характеристик логических схем]<br />
<br />
== Результаты ==<br />
<br />
* Шум окружающей среды. С17<br />
<br />
[[Изображение:Env noise c17.JPG]]<br />
<br />
* Кратные ошибки. С17<br />
<br />
[[Изображение:Multiple c17.JPG]]<br />
<br />
* Шум окружающей среды. С432<br />
<br />
[[Изображение:Env noise c432.JPG]]<br />
<br />
* Кратные ошибки. С432<br />
<br />
[[Изображение:Multiple c432.JPG]]<br />
<br />
* Колличество вентилей для различных схем защиты (С17)<br />
<table cellpadding=5 cellspacing=0 border=1><br />
<tr><br />
<td>Схема</td><br />
<td>Число вентилей</td><br />
<td>Коэффициент увеличения</td><br />
</tr><br />
<tr><br />
<td>Без защиты</td><br />
<td>284</td><br />
<td>1</td><br />
</tr><br />
<tr><br />
<td>Поэлементное мажорирование</td><br />
<td>2279</td><br />
<td>8.0246</td><br />
</tr><br />
<tr><br />
<td>Трехкратное мажорирование</td><br />
<td>877</td><br />
<td>3.0880</td><br />
</tr><br />
<tr><br />
<td>3-х битное пр-во Хемминга</td><br />
<td>6742</td><br />
<td>23.739</td><br />
</tr><br />
<tr><br />
<td>Пятикратное мажорирование</td><br />
<td>1534</td><br />
<td>5.4014</td><br />
</tr><br />
<tr><br />
<td>Семикратное мажорирование</td><br />
<td>2146</td><br />
<td>7.5563</td><br />
</tr><br />
<tr><br />
<td>Девятикратное мажорирование</td><br />
<td>2802</td><br />
<td>9.8661</td><br />
</tr><br />
</table></div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-06-27T09:38:40Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга<br />
<br />
== Метод инжектирования ошибок ==<br />
Для оценки надежностных характеристик исследуемых схем был использован метод инжектирования ошибок. Метод является стохастическим и симуляционным. Это означает что он является вероятностным и опирается на современные средства моделирования. В нашем случае это пакет ModelSim. <br />
Основная идея заключается в следующем: модифицировать схему таким образом, чтобы появилась возможность контролировать процесс внедрения ошибок в схему в процессе моделирования.<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
<br />
Более подробно об используемом методе инжектирования ошибок можно почитать в статье [http://vscripts.ru/docs/fault_injection.doc Моделирование возникновения неисправностей для оценки надежностных характеристик логических схем]<br />
<br />
== Результаты ==<br />
<br />
* Шум окружающей среды. С17<br />
<br />
[[Изображение:Env noise c17.JPG]]<br />
<br />
* Кратные ошибки. С17<br />
<br />
[[Изображение:Multiple c17.JPG]]<br />
<br />
* Шум окружающей среды. С432<br />
<br />
[[Изображение:Env noise c432.JPG]]<br />
<br />
* Кратные ошибки. С432<br />
<br />
[[Изображение:Multiple c432.JPG]]</div>
DimaT
https://vscripts.ru/w/%D0%A4%D0%B0%D0%B9%D0%BB:Multiple_c432.JPG
Файл:Multiple c432.JPG
2014-06-27T09:35:16Z
<p>DimaT: </p>
<hr />
<div></div>
DimaT
https://vscripts.ru/w/%D0%A4%D0%B0%D0%B9%D0%BB:Multiple_c17.JPG
Файл:Multiple c17.JPG
2014-06-27T09:35:06Z
<p>DimaT: </p>
<hr />
<div></div>
DimaT
https://vscripts.ru/w/%D0%A4%D0%B0%D0%B9%D0%BB:Env_noise_c432.JPG
Файл:Env noise c432.JPG
2014-06-27T09:34:53Z
<p>DimaT: </p>
<hr />
<div></div>
DimaT
https://vscripts.ru/w/%D0%A4%D0%B0%D0%B9%D0%BB:Env_noise_c17.JPG
Файл:Env noise c17.JPG
2014-06-27T09:34:33Z
<p>DimaT: </p>
<hr />
<div></div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-06-27T09:27:27Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга<br />
<br />
== Метод инжектирования ошибок ==<br />
Для оценки надежностных характеристик исследуемых схем был использован метод инжектирования ошибок. Метод является стохастическим и симуляционным. Это означает что он является вероятностным и опирается на современные средства моделирования. В нашем случае это пакет ModelSim. <br />
Основная идея заключается в следующем: модифицировать схему таким образом, чтобы появилась возможность контролировать процесс внедрения ошибок в схему в процессе моделирования.<br />
[[Изображение:Fault injection.JPG]]<br />
<br />
<br />
Более подробно об используемом методе инжектирования ошибок можно почитать в статье [http://vscripts.ru/docs/fault_injection.doc Моделирование возникновения неисправностей для оценки надежностных характеристик логических схем]</div>
DimaT
https://vscripts.ru/w/%D0%A4%D0%B0%D0%B9%D0%BB:Fault_injection.JPG
Файл:Fault injection.JPG
2014-06-27T09:21:22Z
<p>DimaT: DimaT загружена новая версия «Файл:Fault injection.JPG»</p>
<hr />
<div></div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-06-27T09:20:35Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга<br />
<br />
== Метод инжектирования ошибок ==<br />
Для оценки надежностных характеристик исследуемых схем был использован метод инжектирования ошибок. Метод является стохастическим и симуляционным. Это означает что он является вероятностным и опирается на современные средства моделирования. В нашем случае это пакет ModelSim. <br />
Основная идея заключается в следующем: модифицировать схему таким образом, чтобы появилась возможность контролировать процесс внедрения ошибок в схему в процессе моделирования.<br />
[[Изображение:Fault injection.JPG]]</div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-06-27T09:20:02Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга<br />
<br />
== Метод инжектирования ошибок ==<br />
Для оценки надежностных характеристик исследуемых схем был использован метод инжектирования ошибок. Метод является стохастическим и симуляционным. Это означает что он является вероятностным и опирается на современные средства моделирования. В нашем случае это пакет ModelSim. <br />
Основная идея заключается в следующем: модифицировать схему таким образом, чтобы появилась возможность контролировать процесс внедрения ошибок в схему в процессе моделирования.<br />
[[Изображение:fault_injection.jpg]]</div>
DimaT
https://vscripts.ru/w/%D0%A4%D0%B0%D0%B9%D0%BB:Fault_injection.JPG
Файл:Fault injection.JPG
2014-06-27T09:19:56Z
<p>DimaT: </p>
<hr />
<div></div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-06-27T09:17:21Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга<br />
<br />
== Метод инжектирования ошибок ==<br />
Для оценки надежностных характеристик исследуемых схем был использован метод инжектирования ошибок. Метод является стохастическим и симуляционным. Это означает что он является вероятностным и опирается на современные средства моделирования. В нашем случае это пакет ModelSim. <br />
Основная идея заключается в следующем: модифицировать схему таким образом, чтобы появилась возможность контролировать процесс внедрения ошибок в схему в процессе моделирования.</div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-06-27T09:10:40Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
</pre><br />
<pre class="mw-collapsible mw-collapsed"><br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]<br />
<br />
== Используемые способы повышения надежности ==<br />
* Поэлементное мажорирование<br />
* 3-х кратное мажорирование<br />
* 5-и кратное мажорирование<br />
* 7-и кратное мажорирование<br />
* 9-и кратное мажорирование<br />
* Кодирование в трехбитном пространстве Хемминга</div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-06-27T09:05:22Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
Для исследования были выбраны две схемы:<br />
<br />
* ISCAS-85 С17<br />
<pre class="mw-collapsible mw-collapsed"><br />
// Verilog<br />
// c17<br />
// Ninputs 5<br />
// Noutputs 2<br />
// NtotalGates 6<br />
// NAND2 6<br />
<br />
module c17 (N1,N2,N3,N6,N7,N22,N23);<br />
<br />
input N1,N2,N3,N6,N7;<br />
<br />
output N22,N23;<br />
<br />
wire N10,N11,N16,N19;<br />
<br />
nand NAND2_1 (N10, N1, N3);<br />
nand NAND2_2 (N11, N3, N6);<br />
nand NAND2_3 (N16, N2, N11);<br />
nand NAND2_4 (N19, N11, N7);<br />
nand NAND2_5 (N22, N10, N16);<br />
nand NAND2_6 (N23, N16, N19);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C17.JPG]]<br />
* ISCAS-85 С432<br />
<pre class="mw-collapsible mw-collapsed"><br />
// Verilog<br />
// c432<br />
// Ninputs 36<br />
// Noutputs 7<br />
// NtotalGates 160<br />
// NOT1 40<br />
// NAND2 64<br />
// NOR2 19<br />
// AND9 3<br />
// XOR2 18<br />
// NAND4 14<br />
// AND8 1<br />
// NAND3 1<br />
<br />
module c432 (N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115,N223,N329,N370,N421,<br />
N430,N431,N432);<br />
<br />
input N1,N4,N8,N11,N14,N17,N21,N24,N27,N30,<br />
N34,N37,N40,N43,N47,N50,N53,N56,N60,N63,<br />
N66,N69,N73,N76,N79,N82,N86,N89,N92,N95,<br />
N99,N102,N105,N108,N112,N115;<br />
<br />
output N223,N329,N370,N421,N430,N431,N432;<br />
<br />
wire N118,N119,N122,N123,N126,N127,N130,N131,N134,N135,<br />
N138,N139,N142,N143,N146,N147,N150,N151,N154,N157,<br />
N158,N159,N162,N165,N168,N171,N174,N177,N180,N183,<br />
N184,N185,N186,N187,N188,N189,N190,N191,N192,N193,<br />
N194,N195,N196,N197,N198,N199,N203,N213,N224,N227,<br />
N230,N233,N236,N239,N242,N243,N246,N247,N250,N251,<br />
N254,N255,N256,N257,N258,N259,N260,N263,N264,N267,<br />
N270,N273,N276,N279,N282,N285,N288,N289,N290,N291,<br />
N292,N293,N294,N295,N296,N300,N301,N302,N303,N304,<br />
N305,N306,N307,N308,N309,N319,N330,N331,N332,N333,<br />
N334,N335,N336,N337,N338,N339,N340,N341,N342,N343,<br />
N344,N345,N346,N347,N348,N349,N350,N351,N352,N353,<br />
N354,N355,N356,N357,N360,N371,N372,N373,N374,N375,<br />
N376,N377,N378,N379,N380,N381,N386,N393,N399,N404,<br />
N407,N411,N414,N415,N416,N417,N418,N419,N420,N422,<br />
N425,N428,N429;<br />
<br />
not NOT1_1 (N118, N1);<br />
not NOT1_2 (N119, N4);<br />
not NOT1_3 (N122, N11);<br />
not NOT1_4 (N123, N17);<br />
not NOT1_5 (N126, N24);<br />
not NOT1_6 (N127, N30);<br />
not NOT1_7 (N130, N37);<br />
not NOT1_8 (N131, N43);<br />
not NOT1_9 (N134, N50);<br />
not NOT1_10 (N135, N56);<br />
not NOT1_11 (N138, N63);<br />
not NOT1_12 (N139, N69);<br />
not NOT1_13 (N142, N76);<br />
not NOT1_14 (N143, N82);<br />
not NOT1_15 (N146, N89);<br />
not NOT1_16 (N147, N95);<br />
not NOT1_17 (N150, N102);<br />
not NOT1_18 (N151, N108);<br />
nand NAND2_19 (N154, N118, N4);<br />
nor NOR2_20 (N157, N8, N119);<br />
nor NOR2_21 (N158, N14, N119);<br />
nand NAND2_22 (N159, N122, N17);<br />
nand NAND2_23 (N162, N126, N30);<br />
nand NAND2_24 (N165, N130, N43);<br />
nand NAND2_25 (N168, N134, N56);<br />
nand NAND2_26 (N171, N138, N69);<br />
nand NAND2_27 (N174, N142, N82);<br />
nand NAND2_28 (N177, N146, N95);<br />
nand NAND2_29 (N180, N150, N108);<br />
nor NOR2_30 (N183, N21, N123);<br />
nor NOR2_31 (N184, N27, N123);<br />
nor NOR2_32 (N185, N34, N127);<br />
nor NOR2_33 (N186, N40, N127);<br />
nor NOR2_34 (N187, N47, N131);<br />
nor NOR2_35 (N188, N53, N131);<br />
nor NOR2_36 (N189, N60, N135);<br />
nor NOR2_37 (N190, N66, N135);<br />
nor NOR2_38 (N191, N73, N139);<br />
nor NOR2_39 (N192, N79, N139);<br />
nor NOR2_40 (N193, N86, N143);<br />
nor NOR2_41 (N194, N92, N143);<br />
nor NOR2_42 (N195, N99, N147);<br />
nor NOR2_43 (N196, N105, N147);<br />
nor NOR2_44 (N197, N112, N151);<br />
nor NOR2_45 (N198, N115, N151);<br />
and AND9_46 (N199, N154, N159, N162, N165, N168, N171, N174, N177, N180);<br />
not NOT1_47 (N203, N199);<br />
not NOT1_48 (N213, N199);<br />
not NOT1_49 (N223, N199);<br />
xor XOR2_50 (N224, N203, N154);<br />
xor XOR2_51 (N227, N203, N159);<br />
xor XOR2_52 (N230, N203, N162);<br />
xor XOR2_53 (N233, N203, N165);<br />
xor XOR2_54 (N236, N203, N168);<br />
xor XOR2_55 (N239, N203, N171);<br />
nand NAND2_56 (N242, N1, N213);<br />
xor XOR2_57 (N243, N203, N174);<br />
nand NAND2_58 (N246, N213, N11);<br />
xor XOR2_59 (N247, N203, N177);<br />
nand NAND2_60 (N250, N213, N24);<br />
xor XOR2_61 (N251, N203, N180);<br />
nand NAND2_62 (N254, N213, N37);<br />
nand NAND2_63 (N255, N213, N50);<br />
nand NAND2_64 (N256, N213, N63);<br />
nand NAND2_65 (N257, N213, N76);<br />
nand NAND2_66 (N258, N213, N89);<br />
nand NAND2_67 (N259, N213, N102);<br />
nand NAND2_68 (N260, N224, N157);<br />
nand NAND2_69 (N263, N224, N158);<br />
nand NAND2_70 (N264, N227, N183);<br />
nand NAND2_71 (N267, N230, N185);<br />
nand NAND2_72 (N270, N233, N187);<br />
nand NAND2_73 (N273, N236, N189);<br />
nand NAND2_74 (N276, N239, N191);<br />
nand NAND2_75 (N279, N243, N193);<br />
nand NAND2_76 (N282, N247, N195);<br />
nand NAND2_77 (N285, N251, N197);<br />
nand NAND2_78 (N288, N227, N184);<br />
nand NAND2_79 (N289, N230, N186);<br />
nand NAND2_80 (N290, N233, N188);<br />
nand NAND2_81 (N291, N236, N190);<br />
nand NAND2_82 (N292, N239, N192);<br />
nand NAND2_83 (N293, N243, N194);<br />
nand NAND2_84 (N294, N247, N196);<br />
nand NAND2_85 (N295, N251, N198);<br />
and AND9_86 (N296, N260, N264, N267, N270, N273, N276, N279, N282, N285);<br />
not NOT1_87 (N300, N263);<br />
not NOT1_88 (N301, N288);<br />
not NOT1_89 (N302, N289);<br />
not NOT1_90 (N303, N290);<br />
not NOT1_91 (N304, N291);<br />
not NOT1_92 (N305, N292);<br />
not NOT1_93 (N306, N293);<br />
not NOT1_94 (N307, N294);<br />
not NOT1_95 (N308, N295);<br />
not NOT1_96 (N309, N296);<br />
not NOT1_97 (N319, N296);<br />
not NOT1_98 (N329, N296);<br />
xor XOR2_99 (N330, N309, N260);<br />
xor XOR2_100 (N331, N309, N264);<br />
xor XOR2_101 (N332, N309, N267);<br />
xor XOR2_102 (N333, N309, N270);<br />
nand NAND2_103 (N334, N8, N319);<br />
xor XOR2_104 (N335, N309, N273);<br />
nand NAND2_105 (N336, N319, N21);<br />
xor XOR2_106 (N337, N309, N276);<br />
nand NAND2_107 (N338, N319, N34);<br />
xor XOR2_108 (N339, N309, N279);<br />
nand NAND2_109 (N340, N319, N47);<br />
xor XOR2_110 (N341, N309, N282);<br />
nand NAND2_111 (N342, N319, N60);<br />
xor XOR2_112 (N343, N309, N285);<br />
nand NAND2_113 (N344, N319, N73);<br />
nand NAND2_114 (N345, N319, N86);<br />
nand NAND2_115 (N346, N319, N99);<br />
nand NAND2_116 (N347, N319, N112);<br />
nand NAND2_117 (N348, N330, N300);<br />
nand NAND2_118 (N349, N331, N301);<br />
nand NAND2_119 (N350, N332, N302);<br />
nand NAND2_120 (N351, N333, N303);<br />
nand NAND2_121 (N352, N335, N304);<br />
nand NAND2_122 (N353, N337, N305);<br />
nand NAND2_123 (N354, N339, N306);<br />
nand NAND2_124 (N355, N341, N307);<br />
nand NAND2_125 (N356, N343, N308);<br />
and AND9_126 (N357, N348, N349, N350, N351, N352, N353, N354, N355, N356);<br />
not NOT1_127 (N360, N357);<br />
not NOT1_128 (N370, N357);<br />
nand NAND2_129 (N371, N14, N360);<br />
nand NAND2_130 (N372, N360, N27);<br />
nand NAND2_131 (N373, N360, N40);<br />
nand NAND2_132 (N374, N360, N53);<br />
nand NAND2_133 (N375, N360, N66);<br />
nand NAND2_134 (N376, N360, N79);<br />
nand NAND2_135 (N377, N360, N92);<br />
nand NAND2_136 (N378, N360, N105);<br />
nand NAND2_137 (N379, N360, N115);<br />
nand NAND4_138 (N380, N4, N242, N334, N371);<br />
nand NAND4_139 (N381, N246, N336, N372, N17);<br />
nand NAND4_140 (N386, N250, N338, N373, N30);<br />
nand NAND4_141 (N393, N254, N340, N374, N43);<br />
nand NAND4_142 (N399, N255, N342, N375, N56);<br />
nand NAND4_143 (N404, N256, N344, N376, N69);<br />
nand NAND4_144 (N407, N257, N345, N377, N82);<br />
nand NAND4_145 (N411, N258, N346, N378, N95);<br />
nand NAND4_146 (N414, N259, N347, N379, N108);<br />
not NOT1_147 (N415, N380);<br />
and AND8_148 (N416, N381, N386, N393, N399, N404, N407, N411, N414);<br />
not NOT1_149 (N417, N393);<br />
not NOT1_150 (N418, N404);<br />
not NOT1_151 (N419, N407);<br />
not NOT1_152 (N420, N411);<br />
nor NOR2_153 (N421, N415, N416);<br />
nand NAND2_154 (N422, N386, N417);<br />
nand NAND4_155 (N425, N386, N393, N418, N399);<br />
nand NAND3_156 (N428, N399, N393, N419);<br />
nand NAND4_157 (N429, N386, N393, N407, N420);<br />
nand NAND4_158 (N430, N381, N386, N422, N399);<br />
nand NAND4_159 (N431, N381, N386, N425, N428);<br />
nand NAND4_160 (N432, N381, N422, N425, N429);<br />
<br />
endmodule<br />
</pre><br />
[[Изображение:C432.gif]]</div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-06-27T08:59:52Z
<p>DimaT: </p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
[[Изображение:C17.JPG]]<br />
[[Изображение:C432.gif]]</div>
DimaT
https://vscripts.ru/w/%D0%98%D1%81%D1%81%D0%BB%D0%B5%D0%B4%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0%D0%B4%D0%B5%D0%B6%D0%BD%D0%BE%D1%81%D1%82%D0%BD%D1%8B%D1%85_%D1%85%D0%B0%D1%80%D0%B0%D0%BA%D1%82%D0%B5%D1%80%D0%B8%D1%81%D1%82%D0%B8%D0%BA_%D1%80%D0%B0%D0%B7%D0%BB%D0%B8%D1%87%D0%BD%D1%8B%D1%85_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2_%D1%80%D0%B5%D0%B7%D0%B5%D1%80%D0%B2%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BA%D0%BE%D0%BC%D0%B1%D0%B8%D0%BD%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D1%85_%D1%81%D1%85%D0%B5%D0%BC_%D1%81_%D0%BF%D0%BE%D0%BC%D0%BE%D1%89%D1%8C%D1%8E_%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%B0_%D0%B8%D0%BD%D0%B6%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F_%D0%BE%D1%88%D0%B8%D0%B1%D0%BE%D0%BA
Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок
2014-06-27T08:59:29Z
<p>DimaT: Новая страница: «== Цель исследования == Целью исследования было сравнение различных методов повышения на…»</p>
<hr />
<div>== Цель исследования ==<br />
Целью исследования было сравнение различных методов повышения надежности комбинационных схем а также проверка работоспособности и эффективности метода инжектирования ошибок, а также программы, реализующей этот метод. Для проверки были взяты 6 различных методов, а областью приложения этих методов были выбраны две комбинационные схемы схемы из линейки ISCAS-85.<br />
<br />
== Выбранные схемы ==<br />
[[Изображение:C17.JPG]]<br />
[[Изображение:C432.JPG]]</div>
DimaT
https://vscripts.ru/w/%D0%A4%D0%B0%D0%B9%D0%BB:C432.gif
Файл:C432.gif
2014-06-27T08:59:16Z
<p>DimaT: </p>
<hr />
<div></div>
DimaT
https://vscripts.ru/w/%D0%A4%D0%B0%D0%B9%D0%BB:C17.JPG
Файл:C17.JPG
2014-06-27T08:57:40Z
<p>DimaT: </p>
<hr />
<div></div>
DimaT
https://vscripts.ru/w/Main
Main
2014-06-27T08:47:18Z
<p>DimaT: </p>
<hr />
<div><table style="width: 100%;"><tr><td style="width: 50%; vertical-align: top; border-right: 1px solid gray; padding: 0px 5px;"><br />
== Генераторы Verilog (базовые операции) ==<br />
<br />
=== Модулярные сумматоры === <br />
# [http://vscripts.ru/2012/generator-sum-2n-1.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - реализация на базе двух сумматоров и мультиплексора (вариант Романа).<br />
# [http://vscripts.ru/dima/adder.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - полностью комбинационная реализация без мультиплексора (вариант Димы).<br />
# [http://vscripts.ru/dima/all_adders.php?n=31 Генератор Verilog для сумматора по произвольному модулю] - реализация предлагающая оптимальный вариант.<br />
<br />
=== Модулярные умножители ===<br />
# [http://vscripts.ru/2012/index-modulo-multiplication.php Генератор Verilog для умножения по модулю (метод 1)] - от 3 до 1000 по индексному методу (умножение заменено на сложение).<br />
# [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php Генератор Verilog для умножения по модулю (метод 2)] - от 3 до 1000 по методу разности квадратов (X*Y = (1/4)*(X+Y)<sup>2</sup> - (1/4)*(X-Y)<sup>2</sup>) <br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-plus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>+1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-minus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>-1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>] - для n от 3 до 43.<br />
<br />
=== Классические умножители (до 128 бит) ===<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-recur.php Бинарных умножитель на базе рекурсивной модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - используется два иерархических уровня модулей вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-4-mod-generator.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - используется перспективный набор из 4-х модулей.<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-hierarchical.php Бинарный умножитель на базе иерархического метода] - используется метод "разделяй и властвуй" без использования модулярной арифметики.<br />
<br />
=== Прямые модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/forward-converter-2supn-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (версия Романа). <br />
# [http://vscripts.ru/dima/fwd_generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (версия Димы). <br />
# [http://vscripts.ru/2013/forward-converter-4-mod-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов. <br />
# [http://vscripts.ru/2013/forward-converter-universal.php Универсальный прямой преобразователь] - прямой преобразователь из позиционной системы счисления в СОК для произвольной системы модулей (Две версии: комбинационный и конвейерный).<br />
<br />
=== Обратные модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/reverse-converter-2supn-generator.php Генератор Verilog для обратного преобразователя из базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - сверхбыстрый обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-4-mod-generator.php Генератор Verilog для обратного преобразователя из 4-х элементного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-crt2-based.php Генератор Verilog обратного преобразователя для произвольных взаимнопростых модулей] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей (комбинационная и конвейерная версии).<br />
# [http://vscripts.ru/2013/reverse-converter-pipeline-mixed-radix.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей.<br />
# [http://vscripts.ru/2013/reverse-converter-pipeline-mixed-radix-with-error-correction.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется перспективная схема с уменьшенной площадью.<br />
# [http://vscripts.ru/2014/straightforward_error_correction_reverse_converter.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется стандартный метод проекций.<br />
=== КИХ-фильтры ===<br />
# [http://vscripts.ru/2013/simple-fir-filter-generator.php Генератор Verilog для КИХ-фильтров (простейший метод)] - конвейерная структура сделанная по формуле свертки O(N<sup>2</sup>).<br />
# [http://vscripts.ru/2013/simple-modular-fir-filter-generator.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/dima/verilog_generator_modular_fir_filter.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярной арифметики и БПФ] - перспективный метод с использование БПФ в конечном поле и сложностью O(N*logN)<br />
<br />
=== Скалярное произведение ===<br />
# [http://vscripts.ru/2013/simple-mac-unit.php Генератор Verilog для MAC-Unit (простейший метод)] - синхронный вариант с дефолтной реализацией.<br />
# [http://vscripts.ru/2013/fast-simple-scalar-multiplication.php Генератор Verilog для быстрого вычисления скалярного произведения с конвейризацией] - синхронный вариант на обычной позиционной арифметике.<br />
# [http://vscripts.ru/2013/modular_scalar_multiplication.php Генератор Verilog для вычисления скалярного произведения на базе модулярной арифметики] - синхронный вариант на модулярной арифметике.<br />
<br />
=== Другое ===<br />
# [http://vscripts.ru/2012/generator-sum-kwain.php Генератор Verilog для модулярных операций по методу Квайна] - генератор операций сложения и умножения, для малых модулей (от 3 до 15).<br />
# [http://vscripts.ru/2012/generator-sub-sqr.php Генератор Verilog для квадрата разности по модулю p] - состоит из вычитателя и таблицы квадратов (LUT). <br />
# [http://vscripts.ru/2013/modular-multiplication-for-fir-filter.php Генератор умножителя для конвейерной реализации модулярного FIR-фильтра]<br />
# [http://vscripts.ru/dima/fast_fourier_transform_web.php?p=257&len=128 Генератор Verilog для прямых и инверсных Теоретико Числовых БПФ] - используется конвейерная структура Radix2SPDF.<br />
<br />
== SAD процессоры (поиск различия между двумя картинками) ==<br />
# [http://vscripts.ru/2012/sad_generator.php Генератор Verilog для реализации позиционного SAD процессора] - поиск векторов компенсации движения в стандартном виде.<br />
# [http://vscripts.ru/2012/sad_modular_generator.php Генератор Verilog для реализации модулярного SAD процессора] - поиск векторов компенсации движения в модулярном базисе вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
<br />
== Формулы и математика ==<br />
# [http://vscripts.ru/2012/prime-set-generator.php Генератор простых чисел Прота для реализации операции свёртки] ([http://vscripts.ru/2012/prime-set-generator_new.php Версия 2]) - по методу БПФ в конечном поле.<br />
# [http://vscripts.ru/2012/basis-15x16x17-simple.php Формула для обратного преобразователя для базиса вида (2n-1, 2n, 2n+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код.<br />
# [http://vscripts.ru/2012/basis-15x16x17.php Проверка формул обратного преобразователя для базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код. <br />
# [http://vscripts.ru/2012/sad-modular-basis-calculator.php Генератор базисов для SAD процессоров разной размерности] - базисы специального вида и обычного. <br />
# [http://vscripts.ru/2013/draw_complex_mod.php Рисовалка области значений комплексного вычета] - вычет комплексного числа по комлексному переменному<br />
# [http://vscripts.ru/2013/check_basis.php Проверка базиса и расчет его динамического диапазона]<br />
# [http://vscripts.ru/2013/find-inverse-by-mod.php Нахождение обратного элемента по модулю]<br />
# [http://vscripts.ru/2013/radix_converter.php Преобразование позиционной системы счисления для заданного числа]<br />
# [http://vscripts.ru/2014/backward_rns_converter_online.php Преобразование из системы остаточных классов в позиционный вид]<br />
# [http://vscripts.ru/2014/recursieve_rns_basis_generator.php Генератор базисов для рекурсивной модулярной арифметики]<br />
<br />
</td><td style="width: 50%; vertical-align: top; padding: 0px 5px;"><br />
<br />
== Справочные материалы ==<br />
=== Определения ===<br />
* [[Система остаточных классов|Система остаточных классов (Модулярная арифметика)]] - определение<br />
* [[Функция Эйлера]]<br />
* [[Описание КТО II|Описание Китайской теоремы об остатках II (CRT II)]]<br />
* [[Описание КТО III|Описание Китайской теоремы об остатках III (CRT III)]]<br />
* [[Вычет по комплексному переменному]]<br />
* [[Свёртка (цифровая обработка сигналов)|Свёртка (ЦОС)]]<br />
* [[Полиадический код|Полиадический код (система счисления со смешанным основанием)]]<br />
* [[Модулярная логарифметика]]<br />
* [[Рекурсивная модулярная арифметика]]<br />
* [[Бимодульная модулярная арифметика]]<br />
* [[Система из 4 модулей (2^n-1, 2^n+1, 2^(n+1)-1, 2^(n+1)+1)|Теория по системе из 4-х модулей (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)]]<br />
* [[Фильтр с конечной импульсной характеристикой]]<br />
* [[Теоретические основы применения модулярной арифметики для обнаружения и коррекции ошибок]]<br />
* [[Описание работы универсального прямого преобразователя]]<br />
<br />
=== Алгоритмы ===<br />
* [[Нахождение обратного элемента по модулю]]<br />
* [[Схема коррекции ошибок Rajendra S. Katti]]<br />
* [[Метод умножения Шёнхаге — Штрассена]]<br />
* [[Расчет следующего значения функции на базе квадратичной интерполяции]]<br />
<br />
== Программы == <br />
* [[(Prog) Генератор Verilog из таблиц истинности для сумматоров по модулю|Генератор Verilog из таблиц истинности для сумматоров по модулю]]<br />
* [[(Prog) Расчет FIR-фильтра по стандартной формуле (Си)|Расчет FIR-фильтра по стандартной формуле]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Add (Си)|Расчет FIR-фильтра через ДПФ метод Overlap-Add]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Save|Расчет FIR-фильтра через ДПФ метод Overlap-Save]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ над конечным полем|Расчет FIR-фильтра через ДПФ над конечным полем]]<br />
<br />
=== Разное ===<br />
* [[Алгоритм Espresso]] - эффективный алгоритм для минимизации булевых функций<br />
* [[MIS: A multiple-level logic optimization system]] - система логического синтеза<br />
* [[Запустить ModelSim из командной строки]] - руководство по запуску ModelSim без использования графического интерфейса<br />
* [[Введение в АЦП]] - описание видов аналого-цифровых преобразователей (двоичных)<br />
* [[Модулярное АЦП]] - описание различных архитектур АЦП и их сравнение<br />
* [[Специальные системы модулей]] - разные типы систем<br />
* [[Пример коррекции ошибки на базе системы остаточных классов]]<br />
* [[Полезная литература]]<br />
<br />
== Результаты исследований ==<br />
# 2013.11 - [[Исследование надежностных характеристик различных методов резервирования комбинационных схем с помощью метода инжектирования ошибок]]<br />
# 2013.11 - [[Результаты синтеза прямых преобразователей для простых модулей в пределах 8 бит]]<br />
# 2013.10 - [[Моделирование работы модулярного КИХ фильтра, исследование эффективности экстраполяционных методов для коррекции ошибок]]<br />
# 2013.10 - [[Разработка модулярного КИХ фильтра на базе теоретико-числового БПФ]]<br />
# 2013.08 - [[Комплексное исследование обратных преобразователей|Комплексное исследование обратных преобразователей (4 метода)]]<br />
# 2013.05 - [[Комплексное исследование умножителей в диапазоне 3 - 64 бит]]<br />
# 2013.04 - [[Результаты синтеза двоичных умножителей (3 - 64 бит)]]<br />
# 2013.04 - [[Результаты синтеза прямых/обратных преобразователей на спец модулях вида 2^n-1, 2^n, 2^n+1 для Д.Д. до 128 бит.]]<br />
# 2013.02 - [[Сравнение разных методов умножения по модулю - 2^n-1,индексный,по методу разности квадратов и позиционный.]]<br />
# 2013.02 - [[Результат сравнения различных методов построения модулярных умножителей (индексный метод, разность квадратов, метод Espresso)]]<br />
# 2013.02 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Espresso]]<br />
# 2013.01 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Квайна]]<br />
# 2012.12 - [[Результат сравнения SAD-процессоров модулярный vs позиционный (промежуточный отчет 12.2012)]]<br />
# 2012.12 - [[Исследование позиционного умножения на нашей библиотеке]]<br />
# 2012.12 - [[Сравнение разных методов умножения по модулю]] - сравнение позиционного, [http://vscripts.ru/2012/index-modulo-multiplication.php индексного умножителя] и [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php умножителя по методу разности квадратов]<br />
# 2012.12 - [[Сравнение разных методов сложения по модулю 2^n-1]] (модуль вида 2<sup>n</sup>-1) - сравнение позиционного сумматора и двух вариантов реализации сумматора по модулю 2<sup>n</sup>-1 ([http://vscripts.ru/2012/generator-sum-2n-1.php Генератор 1], [http://vscripts.ru/dima/adder.php Генератор 2]).<br />
<br />
== Временные и тестовые скрипты ==<br />
# [http://vscripts.ru/2012/prime.php Список случайных простых чисел] - для теста от 900 до 20000 <br />
# [http://vscripts.ru/2012/multable.php Таблица умножения по модулю] - от 3 до 100 <br />
<br />
</td></tr></table><br />
__NOTOC__</div>
DimaT
https://vscripts.ru/w/Main
Main
2014-04-03T12:27:39Z
<p>DimaT: </p>
<hr />
<div><table style="width: 100%;"><tr><td style="width: 50%; vertical-align: top; border-right: 1px solid gray; padding: 0px 5px;"><br />
== Генераторы Verilog (базовые операции) ==<br />
<br />
=== Модулярные сумматоры === <br />
# [http://vscripts.ru/2012/generator-sum-2n-1.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - реализация на базе двух сумматоров и мультиплексора (вариант Романа).<br />
# [http://vscripts.ru/dima/adder.php Генератор Verilog для сумматора по модулю 2<sup>n</sup>-1] - полностью комбинационная реализация без мультиплексора (вариант Димы).<br />
# [http://vscripts.ru/dima/all_adders.php?n=31 Генератор Verilog для сумматора по произвольному модулю] - реализация предлагающая оптимальный вариант.<br />
<br />
=== Модулярные умножители ===<br />
# [http://vscripts.ru/2012/index-modulo-multiplication.php Генератор Verilog для умножения по модулю (метод 1)] - от 3 до 1000 по индексному методу (умножение заменено на сложение).<br />
# [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php Генератор Verilog для умножения по модулю (метод 2)] - от 3 до 1000 по методу разности квадратов (X*Y = (1/4)*(X+Y)<sup>2</sup> - (1/4)*(X-Y)<sup>2</sup>) <br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-plus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>+1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n-minus-1.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>-1] - для n от 3 до 43.<br />
# [http://vscripts.ru/2013/multiplication-mod-2-pow-n.php Генератор Verilog для умножителя по модулю 2<sup>n</sup>] - для n от 3 до 43.<br />
<br />
=== Классические умножители (до 128 бит) ===<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-recur.php Бинарных умножитель на базе рекурсивной модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - используется два иерархических уровня модулей вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-4-mod-generator.php Бинарный умножитель на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - используется перспективный набор из 4-х модулей.<br />
# [http://vscripts.ru/2013/high-bit-int-multiplication-hierarchical.php Бинарный умножитель на базе иерархического метода] - используется метод "разделяй и властвуй" без использования модулярной арифметики.<br />
<br />
=== Прямые модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/forward-converter-2supn-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (версия Романа). <br />
# [http://vscripts.ru/dima/fwd_generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов (версия Димы). <br />
# [http://vscripts.ru/2013/forward-converter-4-mod-generator.php Модулярный базис (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - прямой преобразователь из позиционной системы счисления в систему остаточных классов. <br />
# [http://vscripts.ru/2013/forward-converter-universal.php Универсальный прямой преобразователь] - прямой преобразователь из позиционной системы счисления в СОК для произвольной системы модулей (Две версии: комбинационный и конвейерный).<br />
<br />
=== Обратные модулярные преобразователи ===<br />
# [http://vscripts.ru/2012/reverse-converter-2supn-generator.php Генератор Verilog для обратного преобразователя из базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - сверхбыстрый обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-4-mod-generator.php Генератор Verilog для обратного преобразователя из 4-х элементного базиса (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)] - обратный преобразователь в позиционную систему.<br />
# [http://vscripts.ru/2013/reverse-converter-crt2-based.php Генератор Verilog обратного преобразователя для произвольных взаимнопростых модулей] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей (комбинационная и конвейерная версии).<br />
# [http://vscripts.ru/2013/reverse-converter-pipeline-mixed-radix.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей.<br />
# [http://vscripts.ru/2013/reverse-converter-pipeline-mixed-radix-with-error-correction.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется перспективная схема с уменьшенной площадью.<br />
# [http://vscripts.ru/2014/straightforward_error_correction_reverse_converter.php Генератор Verilog конвеерного обратного преобразователя на базе полиадического кода с коррекцией ошибок] - универсальный обратный преобразователь в позиционную систему для произвольного числа модулей с коррекцией одиночной ошибки в одном из каналов. Два старших модуля являются избыточными. Используется стандартный метод проекций.<br />
=== КИХ-фильтры ===<br />
# [http://vscripts.ru/2013/simple-fir-filter-generator.php Генератор Verilog для КИХ-фильтров (простейший метод)] - конвейерная структура сделанная по формуле свертки O(N<sup>2</sup>).<br />
# [http://vscripts.ru/2013/simple-modular-fir-filter-generator.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярного базиса (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)]<br />
# [http://vscripts.ru/dima/verilog_generator_modular_fir_filter.php Генератор Verilog для конвейерных КИХ-фильтров на базе модулярной арифметики и БПФ] - перспективный метод с использование БПФ в конечном поле и сложностью O(N*logN)<br />
<br />
=== Скалярное произведение ===<br />
# [http://vscripts.ru/2013/simple-mac-unit.php Генератор Verilog для MAC-Unit (простейший метод)] - синхронный вариант с дефолтной реализацией.<br />
# [http://vscripts.ru/2013/fast-simple-scalar-multiplication.php Генератор Verilog для быстрого вычисления скалярного произведения с конвейризацией] - синхронный вариант на обычной позиционной арифметике.<br />
# [http://vscripts.ru/2013/modular_scalar_multiplication.php Генератор Verilog для вычисления скалярного произведения на базе модулярной арифметики] - синхронный вариант на модулярной арифметике.<br />
<br />
=== Другое ===<br />
# [http://vscripts.ru/2012/generator-sum-kwain.php Генератор Verilog для модулярных операций по методу Квайна] - генератор операций сложения и умножения, для малых модулей (от 3 до 15).<br />
# [http://vscripts.ru/2012/generator-sub-sqr.php Генератор Verilog для квадрата разности по модулю p] - состоит из вычитателя и таблицы квадратов (LUT). <br />
# [http://vscripts.ru/2013/modular-multiplication-for-fir-filter.php Генератор умножителя для конвейерной реализации модулярного FIR-фильтра]<br />
# [http://vscripts.ru/dima/fast_fourier_transform_web.php?p=257&len=128 Генератор Verilog для прямых и инверсных Теоретико Числовых БПФ] - используется конвейерная структура Radix2SPDF.<br />
<br />
== SAD процессоры (поиск различия между двумя картинками) ==<br />
# [http://vscripts.ru/2012/sad_generator.php Генератор Verilog для реализации позиционного SAD процессора] - поиск векторов компенсации движения в стандартном виде.<br />
# [http://vscripts.ru/2012/sad_modular_generator.php Генератор Verilog для реализации модулярного SAD процессора] - поиск векторов компенсации движения в модулярном базисе вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1).<br />
<br />
== Формулы и математика ==<br />
# [http://vscripts.ru/2012/prime-set-generator.php Генератор простых чисел Прота для реализации операции свёртки] ([http://vscripts.ru/2012/prime-set-generator_new.php Версия 2]) - по методу БПФ в конечном поле.<br />
# [http://vscripts.ru/2012/basis-15x16x17-simple.php Формула для обратного преобразователя для базиса вида (2n-1, 2n, 2n+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код.<br />
# [http://vscripts.ru/2012/basis-15x16x17.php Проверка формул обратного преобразователя для базиса вида (2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1)] - обратный преобразователь для спец. системы модулей из системы остаточных классов в позиционный код. <br />
# [http://vscripts.ru/2012/sad-modular-basis-calculator.php Генератор базисов для SAD процессоров разной размерности] - базисы специального вида и обычного. <br />
# [http://vscripts.ru/2013/draw_complex_mod.php Рисовалка области значений комплексного вычета] - вычет комплексного числа по комлексному переменному<br />
# [http://vscripts.ru/2013/check_basis.php Проверка базиса и расчет его динамического диапазона]<br />
# [http://vscripts.ru/2013/find-inverse-by-mod.php Нахождение обратного элемента по модулю]<br />
# [http://vscripts.ru/2013/radix_converter.php Преобразование позиционной системы счисления для заданного числа]<br />
# [http://vscripts.ru/2014/backward_rns_converter_online.php Преобразование из системы остаточных классов в позиционный вид]<br />
<br />
</td><td style="width: 50%; vertical-align: top; padding: 0px 5px;"><br />
<br />
== Справочные материалы ==<br />
=== Определения ===<br />
* [[Система остаточных классов|Система остаточных классов (Модулярная арифметика)]] - определение<br />
* [[Функция Эйлера]]<br />
* [[Описание КТО II|Описание Китайской теоремы об остатках II (CRT II)]]<br />
* [[Описание КТО III|Описание Китайской теоремы об остатках III (CRT III)]]<br />
* [[Вычет по комплексному переменному]]<br />
* [[Свёртка (цифровая обработка сигналов)|Свёртка (ЦОС)]]<br />
* [[Полиадический код|Полиадический код (система счисления со смешанным основанием)]]<br />
* [[Модулярная логарифметика]]<br />
* [[Система из 4 модулей (2^n-1, 2^n+1, 2^(n+1)-1, 2^(n+1)+1)|Теория по системе из 4-х модулей (2<sup>n</sup>-1, 2<sup>n</sup>+1, 2<sup>n+1</sup>-1, 2<sup>n+1</sup>+1)]]<br />
* [[Фильтр с конечной импульсной характеристикой]]<br />
* [[Теоретические основы применения модулярной арифметики для обнаружения и коррекции ошибок]]<br />
* [[Описание работы универсального прямого преобразователя]]<br />
<br />
=== Алгоритмы ===<br />
* [[Нахождение обратного элемента по модулю]]<br />
* [[Схема коррекции ошибок Rajendra S. Katti]]<br />
* [[Метод умножения Шёнхаге — Штрассена]] - недописано<br />
* [[Расчет следующего значения функции на базе квадратичной интерполяции]]<br />
<br />
== Программы == <br />
* [[(Prog) Генератор Verilog из таблиц истинности для сумматоров по модулю|Генератор Verilog из таблиц истинности для сумматоров по модулю]]<br />
* [[(Prog) Расчет FIR-фильтра по стандартной формуле (Си)|Расчет FIR-фильтра по стандартной формуле]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Add (Си)|Расчет FIR-фильтра через ДПФ метод Overlap-Add]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ метод Overlap-Save|Расчет FIR-фильтра через ДПФ метод Overlap-Save]]<br />
* [[(Prog) Расчет FIR-фильтра через ДПФ над конечным полем|Расчет FIR-фильтра через ДПФ над конечным полем]]<br />
<br />
=== Разное ===<br />
* [[Алгоритм Espresso]] - эффективный алгоритм для минимизации булевых функций<br />
* [[MIS: A multiple-level logic optimization system]] - система логического синтеза<br />
* [[Введение в АЦП]] - описание видов аналого-цифровых преобразователей (двоичных)<br />
* [[Модулярное АЦП]] - описание различных архитектур АЦП и их сравнение<br />
* [[Специальные системы модулей]] - разные типы систем<br />
* [[Пример коррекции ошибки на базе системы остаточных классов]]<br />
* [[Полезная литература]]<br />
<br />
== Результаты исследований ==<br />
# 2013.11 - [[Результаты синтеза прямых преобразователей для простых модулей в пределах 8 бит]]<br />
# 2013.10 - [[Моделирование работы модулярного КИХ фильтра, исследование эффективности экстраполяционных методов для коррекции ошибок]]<br />
# 2013.10 - [[Разработка модулярного КИХ фильтра на базе теоретико-числового БПФ]]<br />
# 2013.08 - [[Комплексное исследование обратных преобразователей|Комплексное исследование обратных преобразователей (4 метода)]]<br />
# 2013.05 - [[Комплексное исследование умножителей в диапазоне 3 - 64 бит]]<br />
# 2013.04 - [[Результаты синтеза двоичных умножителей (3 - 64 бит)]]<br />
# 2013.04 - [[Результаты синтеза прямых/обратных преобразователей на спец модулях вида 2^n-1, 2^n, 2^n+1 для Д.Д. до 128 бит.]]<br />
# 2013.02 - [[Сравнение разных методов умножения по модулю - 2^n-1,индексный,по методу разности квадратов и позиционный.]]<br />
# 2013.02 - [[Результат сравнения различных методов построения модулярных умножителей (индексный метод, разность квадратов, метод Espresso)]]<br />
# 2013.02 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Espresso]]<br />
# 2013.01 - [[Результат сравнения модулярных сумматоров в стандартном исполнении и по методу Квайна]]<br />
# 2012.12 - [[Результат сравнения SAD-процессоров модулярный vs позиционный (промежуточный отчет 12.2012)]]<br />
# 2012.12 - [[Исследование позиционного умножения на нашей библиотеке]]<br />
# 2012.12 - [[Сравнение разных методов умножения по модулю]] - сравнение позиционного, [http://vscripts.ru/2012/index-modulo-multiplication.php индексного умножителя] и [http://vscripts.ru/2012/index-modulo-multiplication-sqr.php умножителя по методу разности квадратов]<br />
# 2012.12 - [[Сравнение разных методов сложения по модулю 2^n-1]] (модуль вида 2<sup>n</sup>-1) - сравнение позиционного сумматора и двух вариантов реализации сумматора по модулю 2<sup>n</sup>-1 ([http://vscripts.ru/2012/generator-sum-2n-1.php Генератор 1], [http://vscripts.ru/dima/adder.php Генератор 2]).<br />
<br />
== Временные и тестовые скрипты ==<br />
# [http://vscripts.ru/2012/prime.php Список случайных простых чисел] - для теста от 900 до 20000 <br />
# [http://vscripts.ru/2012/multable.php Таблица умножения по модулю] - от 3 до 100 <br />
<br />
</td></tr></table><br />
__NOTOC__</div>
DimaT
https://vscripts.ru/w/%D0%9F%D0%BE%D0%BB%D0%B5%D0%B7%D0%BD%D0%B0%D1%8F_%D0%BB%D0%B8%D1%82%D0%B5%D1%80%D0%B0%D1%82%D1%83%D1%80%D0%B0
Полезная литература
2014-01-27T10:15:37Z
<p>DimaT: </p>
<hr />
<div>== Доступ к большим он-лайн библиотекам == <br />
* [http://www.sciencedirect.com Издательство Elsevier] - более 2000 научных журналов с полными текстами<br />
* [http://www.springerlink.com Издательство Springer] - более 1200 научных журналов с полными текстами<br />
* [http://iopscience.iop.org/journals Издательство IOP Publishing]<br />
<br />
== Базовая литература ==<br />
* [http://www.amazon.com/Residue-Number-Systems-Implementation-Engineering/dp/1860948669 Residue Number Systems: Theory and Implementation]<br />
<br />
== Журналы для публикаций ==<br />
<!-- Где упоминается residue number system --><br />
* [http://www.sciencedirect.com/science/journal/00963003 Applied Mathematics and Computation]<br />
* [http://www.sciencedirect.com/science/journal/08981221 Computers & Mathematics with Applications]<br />
* [http://www.sciencedirect.com/science/journal/03770427 Journal of Computational and Applied Mathematics]<br />
* [http://www.sciencedirect.com/science/journal/0022314X Journal of Number Theory]<br />
* [http://www.sciencedirect.com/science/journal/13837621 Journal of Systems Architecture]<br />
* [http://www.sciencedirect.com/science/journal/01679260 Integration, the VLSI Journal]<br />
* [http://www.sciencedirect.com/science/journal/01651684 Signal Processing]<br />
* [http://www.sciencedirect.com/science/journal/01656074 Microprocessing and Microprogramming]<br />
* [http://www.sciencedirect.com/science/journal/00457906 Computers & Electrical Engineering]<br />
* [http://www.sciencedirect.com/science/journal/03043975 Theoretical Computer Science]<br />
* [http://www.sciencedirect.com/science/journal/00200190 Information Processing Letters ]<br />
* [http://www.sciencedirect.com/science/journal/00200255 Information Sciences]<br />
<br />
== Статьи ==<br />
<br />
=== DSP ===<br />
* [http://www.researchgate.net/publication/4034620_RDSP_a_RISC_DSP_based_on_residue_number_system/file/9fcfd50a916e3578e8.pdf RDSP: A RISC DSP based on Residue Number System] (2003) - показывает что применение RNS для проектирования 32-битного ЦОС, дает преимущества как по скорости (15%), так и по площади (30%) и по мощности (22%). Используется специальный набор модулей (2<sup>n</sup>-1, 2<sup>2n</sup>, 2<sup>n</sup>+1), который при n=8 покрывает 32-битный диапазон.<br />
<br />
=== Подбор базисов ===<br />
* [http://arxiv.org/pdf/1211.5248v1 Design Of A Reconfigurable DSP Processor With Bit Efficient Residue Number System] (2012) - Бит-эффективный подбор модулей для заданной размерности данных. Основан на специальных наборах вида (2<sup>n</sup>). Подбор ведется для заданного количества модулей в базисе от 3 до 6.<br />
<br />
=== Специальные модули ===<br />
* [https://www.jstage.jst.go.jp/article/elex/8/12/8_12_897/_pdf Fully parallel comparator for the moduli set {2^n,2^n-1,2^n+1}] (2011) - быстрое сравнение чисел для базиса вида {2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1}, основанный на операции вычитания.<br />
* [http://etd.lsu.edu/docs/available/etd-11052010-141445/unrestricted/Report_Nov2.pdf OPTIMIZATION OF NEW CHINESE REMAINDER THEOREMS USING SPECIAL MODULI SETS] - новые версии Китайской теоремы об остатках для эффективной реализации немодульных операций на "не классических" специальных наборах модулей.<br />
* [http://www.iis.ee.ethz.ch/~zimmi/publications/modulo_arith.pdf Efficient VLSI implementation of modulo (2<sup>n</sup>±1) addition and multiplication] (R Zimmermann, 1999) - эффективное умножение по модулю 2<sup>n</sup>±1<br />
* [http://www2.lirmm.fr/arith18/papers/Sousa-RNS.pdf Efficient Method for Magnitude Comparison in RNS Based on Two Pairs of Conjugate Moduli] (Leonel Sousa, 2007) - Интересный набор из 4-х спец-модулей. Эффективная реализация прямых/обратных преобразователей. Эффективная реализация сравнения по величине. Использование для проектирования SAD-процессора.<br />
* [http://ijcsi.org/papers/IJCSI-8-3-1-407-414.pdf Fast Overflow Detection in Moduli Set {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (Mehrin Rouhifar, Mehdi Hosseinzadeh Saeid Bahanfar and Mohammad Teshnehlab, 2011) - определение переполнения для спецсистемы модулей <br />
* [https://www2.lirmm.fr/lirmm/interne/BIBLI/CDROM/MIC/2011/ISCAS_2011/Papers/B2L-D-3-1130.pdf A new RNS scaler for {2<sup>n</sup> – 1, 2<sup>n</sup>, 2<sup>n</sup> + 1}] (JYS Low, CH Chang, 2011)<br />
<br />
=== Округление, масштабирование, деление в модулярной арифметике ===<br />
* [http://mod.stavsu.ru/articles/sokcon36.pdf МЕТОДЫ И АЛГОРИТМЫ ОКРУГЛЕНИЯ, МАСШТАБИРОВАНИЯ И ДЕЛЕНИЯ ЧИСЕЛ В МОДУЛЯРНОЙ АРИФМЕТИКЕ] - В статье рассмотрены методы и алгоритмы деления числа в модулярном коде на одно из оснований или их произведение.<br />
<br />
=== Логические функции ===<br />
* [http://www.blif.org/~satrajit/pubs/thesis-ds.pdf On Algorithms for Technology Mapping] (2001) - предложены алгоритмы для натягивания логической функции на заданную библиотеку логических элементов.<br />
<br />
=== Помехоустойчивость и сбоеустойчивость ===<br />
* [http://eprints.soton.ac.uk/257134/1/lly-lh-vtcfall-2001-2.pdf REDUNDANT RESIDUE NUMBER SYSTEM BASED ERROR CORRECTION CODES (2001, Lie-Liang Yang and Lajos Hanzo)] - основные формулы для коррекции ошибок на базе RRNS (Избыточной системы остаточных классов).<br />
* [http://venus.ece.ndsu.nodak.edu/~katti/pdf/j09.pdf A new residue arithmetic error correction scheme] - предложен метод нахождения и коррекции ошибок на основе RNS, в которой система модулей не является взаимнопростой.<br />
* [http://jtec.utem.edu.my/index2.php?option=com_docman&task=doc_view&gid=86&Itemid=49 Using RRNS Codes for Cluster Faults Tolerance in Hybrid Memories] - использование RNS для локализации ошибок в гибридной памяти <br />
===== Помехоустойчивая булева логика =====<br />
* [http://vscripts.ru/res/pdf/boolean%20logic%20with%20fault%20tolerant%20coding.pdf Boolean logic with fault tolerant coding] - помехоустойчивое кодирование при реализации булевых функций<br />
* [http://www.swsys.ru/index.php?page=article&id=2602 Исследование архитектурной чувствительности к сбоям с использованием метода статистического внесения сбоев] - методология моделирования схем со случайными ошибками<br />
* [http://ofinko.ru/files/pdf/RID/article_Finko2004aRUS.pdf Реализация систем булевых функций большой размерности методами модулярной арифметики] - принцип реализация булевых функций методами модулярной арифметики<br />
<br />
=== КИХ-фильтры (FIR-filters) ===<br />
* [http://www.comm.utoronto.ca/~dkundur/course_info/real-time-DSP/notes/8_Kundur_Overlap_Save_Add.pdf Overlap-Save and Overlap-Add (Dr. Deepa Kundur)] - доступным языком объяснены методы фильтрации длинных сигналов: Overlap-Add и Overlap-Save.<br />
* [http://www.researchgate.net/publication/224254503_Fast_and_energy-efficient_constant-coefficient_FIR_filters_using_residue_number_system/file/9fcfd510a99ff86bd7.pdf Fast and energy-efficient constant-coefficient FIR filters using residue number system, 2011]<br />
* [http://orbit.dtu.dk/fedora/objects/orbit:117124/datastreams/file_94b457b9-1f5f-42f0-8f16-98b195a5efe3/content Power Efficient Design of Parallel/Serial FIR Filters in RNS, 2012]<br />
<br />
== Книги ==<br />
=== Математика ===<br />
* [http://ftfsite.ru/wp-content/files/mmf_tfkp_LavrentevShabat1965ru_2.2.pdf Методы теории функций комплексного переменного] (М.А. Лаврентьев Б.В. Шабат)<br />
* [http://topology.math.csu.ru/library/posob/terch/VINOGRADOV_NUMBER_THEORY.PDF Основы теории чисел (Виноградов И.М.)]<br />
* [http://bookinist.net/books/bookid-320879.html Непозиционные представления в многомерных числовых системах] (Синьков М.В., Губарени Н.М. (1979))<br />
<br />
== Сайты со статьями по модулярной арифметике ==<br />
* [http://ofinko.ru/index.php/rid Официальный сайт ученого Финько Олега Анатольевича]<br />
<br />
== Разное ==<br />
* [http://amath.colorado.edu/documentation/LaTeX/Symbols.pdf Символы Latex]</div>
DimaT