Просмотр исходного текста страницы Сравнение SAD-процессоров позиционный vs модулярный

= Сравнение SAD-процессоров позиционный vs модулярный =

Сравнение обычного позиционного SAD-процессора с модулярной реализацией в базисе {2<sup>n</sup>-1, 2<sup>n</sup>, 2<sup>n</sup>+1} показало что:
* Cхема похоже является слишком простой и содержит слишком малое количество уровней, что бы модулярная реализация дала выигрыш при наличии прямых и обратных преобразователей.
* В SAD варианте даже отдельные модулярные каналы имеют задержку выше чем у позиционного варианта устройства, из-за того что, во-первых, сама схема содержит только сложения и вычитания (т.е. отсутствует умножение), а во-вторых, модулярные сумматоры и вычитатели работают хуже обычных сумматоров, даже не смотря на то что у них ниже разрядность входных данных.
* Площадь модулярных устройств в 3-4 раза больше, чем у позиционной реализации. В модулярном виде она растет быстрее, чем в позиционном.
* В SSD варианте удается приблизиться по времени работы к позиционному варианту даже с учетом преобразователей, более того скорость на модулярных каналах выше чем у позиционного варианта.

Выводы: 
* Для SAD-процессора в варианте без умножения нет смысла использовать его модулярное представление
* Модулярное представление имеет смысл для SSD варианта, однако есть несколько ограничений: 
** необходимо покрыть затраты на прямые и обратные преобразователи, либо делая схему счета трёхтактовой (прямое и обратное преобразование здесь менее затратны, чем прямой канал), либо делая модулярным не только SAD-процессор но и вышестоящий диспетчер кадров.
** SSD реализация применяется на практике гораздо реже
** SSD реализация требует больше площади на кристале

Замечания по эксперименту: 
* Для генерации SAD-процессоров использовали следующие скрипты: <a href="/2012/sad_generator.php">Позиционный</a>, <a href="/2012/sad_modular_generator.php">Модулярный</a>
* В качестве технологической библиотеки использовалась: Nangate Open Cell Library 45 nm
* Для расчета задержки и площади использовался Synopsys Design Compiler, а для верификации ModelSim Student Edition
* Реализация модулярных сумматоров и вычитателей может быть не самой эффективной, что теоретически может сделать исследование слегка пессимистичным.

Результирующая таблица:
<table style="text-align: center; border: 1px solid black; width: 100%">
<tr >
<td>DIM1</td>
<td>DIM2</td>
<td>Bit Pixel</td>
<td>Type (SSD or SAD)</td>
<td>Timing</td>
<td>Timing</td>
<td>Area</td>
<td>Area</td>
<td></td>
<td>Forward</td>
<td>Channel</td>
<td>Backward</td>
</tr>
<tr >
<td>
<td>
<td>
<td>
<td>Standard
<td>Modular
<td>Standard
<td>Modular
<td>
<td>Conversion
<td>Time
<td>Conversion
</tr>
<tr >
<td>
<td>
<td>
<td>
<td>
<td>
<td>
<td>
<td>
<td>
<td>
<td>
</tr>
<tr style='border-bottom: 1px solid black;'>
<td>4
<td>4
<td>8
<td>SAD
<td>1.25
<td>3.05
<td>5984
<td>14442
<td>
<td>0.78
<td>1.54
<td>0.72
</tr>
<tr >
<td>4
<td>4
<td>16
<td>SAD
<td>1.62
<td>4.55
<td>13748
<td>42956
<td>
<td>1.46
<td>2.23
<td>0.86
</tr>
<tr >
<td>4
<td>4
<td>8
<td>SSD
<td>2.65
<td>3.54
<td>14037
<td>48042
<td>
<td>0.56
<td>2.19
<td>0.8
</tr>
<tr >
<td>4
<td>4
<td>16
<td>SSD
<td>4.33
<td>4.83
<td>41026
<td>1424569
<td>
<td>0.5
<td>3.5
<td>0.84
</tr>
</table>
Задержки в таблице в нс, площадь в мкм<sup>2</sup>.