Введение в АЦП - История изменений

Konstantin: /* АЦП последовательного приближения (Successive Approximation ADC, SAR ADC) */

2013-02-24T15:30:08Z

‎АЦП последовательного приближения (Successive Approximation ADC, SAR ADC)

Konstantin: /* АЦП последовательного приближения (Successive Approximation ADC, SAR ADC) */

2013-02-24T15:27:59Z

‎АЦП последовательного приближения (Successive Approximation ADC, SAR ADC)

Konstantin в 15:23, 24 февраля 2013

2013-02-24T15:23:33Z

Konstantin: /* АЦП последовательного счёта (Folding ADC) */

2013-02-24T15:08:23Z

‎АЦП последовательного счёта (Folding ADC)

Konstantin: /* АЦП последовательного счёта (Folding ADC) */

2013-02-24T14:51:21Z

‎АЦП последовательного счёта (Folding ADC)

Konstantin в 14:25, 24 февраля 2013

2013-02-24T14:25:32Z

Konstantin в 13:51, 24 февраля 2013

2013-02-24T13:51:32Z

Konstantin: /* Конвейерный АЦП (Pepilined ADC) */

2013-02-24T12:58:14Z

‎Конвейерный АЦП (Pepilined ADC)

Konstantin: /* Конвейерный АЦП (Pepilined ADC) */

2013-02-23T20:28:21Z

‎Конвейерный АЦП (Pepilined ADC)

Konstantin: /* Конвейерный АЦП (Pepilined ADC) */

2013-02-23T20:27:49Z

‎Конвейерный АЦП (Pepilined ADC)

@@ Строка 83: / Строка 83: @@
 Он измеряет величину входного сигнала, осуществляя ряд последовательных «взвешиваний», то есть сравнений величины входного напряжения с рядом величин, генерируемых следующим образом:
-. на первом шаге на выходе встроенного цифро-аналогового преобразователя устанавливается величина, равная 1/2Uref (здесь и далее мы предполагаем, что сигнал находится в интервале (0 – Uref).
+.На выходе ЦАП устанавливается половина опорного напряжения.
-. если сигнал больше этой величины, то он сравнивается с напряжением, лежащим посередине оставшегося интервала, т.е., в данном случае, 3/4Uref. Если сигнал меньше установленного уровня, то следующее сравнение будет производиться с меньшей половиной оставшегося интервала (т.е. с уровнем 1/4Uref).
+.Если сигнал больше этой величины, то он сравнивается с напряжением, лежащим посередине оставшегося интервала, т.е., в данном случае, 3/4 опорного. Если сигнал меньше установленного уровня, то следующее сравнение будет производиться с меньшей половиной оставшегося интервала (т.е. с уровнем 1/4 опорного).
-. Шаг 2 повторяется N раз. Таким образом, N сравнений («взвешиваний») порождает N бит результата
+.Шаг 2 повторяется N раз. Число шагов равно числу бит в результате.
 *Достоинства:

← Предыдущая		Версия 15:27, 24 февраля 2013
Строка 81:		Строка 81:

	АЦП последовательного приближения реализует [http://www.goldenmuseum.com/2015AMT_rus.html алгоритм «взвешивания»], восходящий еще к Фибоначчи.		АЦП последовательного приближения реализует [http://www.goldenmuseum.com/2015AMT_rus.html алгоритм «взвешивания»], восходящий еще к Фибоначчи.
		+	Он измеряет величину входного сигнала, осуществляя ряд последовательных «взвешиваний», то есть сравнений величины входного напряжения с рядом величин, генерируемых следующим образом:
		+
		+	1. на первом шаге на выходе встроенного цифро-аналогового преобразователя устанавливается величина, равная 1/2Uref (здесь и далее мы предполагаем, что сигнал находится в интервале (0 – Uref).
		+
		+	2. если сигнал больше этой величины, то он сравнивается с напряжением, лежащим посередине оставшегося интервала, т.е., в данном случае, 3/4Uref. Если сигнал меньше установленного уровня, то следующее сравнение будет производиться с меньшей половиной оставшегося интервала (т.е. с уровнем 1/4Uref).
		+
		+	3. Шаг 2 повторяется N раз. Таким образом, N сравнений («взвешиваний») порождает N бит результата

	*Достоинства:		*Достоинства:

← Предыдущая		Версия 15:23, 24 февраля 2013
Строка 77:		Строка 77:

	[[Изображение:Folding ADC.jpg]]		[[Изображение:Folding ADC.jpg]]
		+
		+	== АЦП последовательного приближения (Successive Approximation ADC, SAR ADC) ==
		+
		+	АЦП последовательного приближения реализует [http://www.goldenmuseum.com/2015AMT_rus.html алгоритм «взвешивания»], восходящий еще к Фибоначчи.
		+
		+	*Достоинства:
		+	**Высокое разрешение.
		+	**Маленькая входная ёмкость.
		+	**Аппаратная простота и маленькое энергопотребление.
		+	*Недостатки:
		+	**Маленькая скорость по сравнению с параллельным АЦП.
		+	**Необходимость в ЦАП.
		+
		+	[[Изображение:Successive_approximation_ADC.jpg]]

@@ Строка 67: / Строка 67: @@
 === АЦП последовательного счёта (Folding ADC) ===
-Одним из способов уменьшить количество предусилителей и сложность декодера это применение накопления.
+Одним из способов уменьшить количество предусилителей и сложность декодера это применение накопления.Иногда для упрощение общей архитектуры накопление используется совместно с интерполяцией.
 [[Изображение:Folding ADC.jpg]]

← Предыдущая		Версия 14:51, 24 февраля 2013
Строка 66:		Строка 66:

	=== АЦП последовательного счёта (Folding ADC) ===		=== АЦП последовательного счёта (Folding ADC) ===
		+
		+	Одним из способов уменьшить количество предусилителей и сложность декодера это применение накопления.
		+
		+	[[Изображение:Folding ADC.jpg]]

@@ Строка 21: / Строка 21: @@
 Является логическим развитием параллельного АЦП и призван упростить аппаратное усложнение при повышении разрядности,а значит повысить общую эффективность преобразования. Основная идея состоит в использовании предусилителей в качестве линейных усилителей. На рисунке представлен 3-битный интерполяционный АЦП.
 [[Изображение:Interpolating_flash_ADC.jpg]]
@@ Строка 44: / Строка 52: @@
 *Достоинства:
 **Меньшая аппаратная сложность.
 *Недостатки:
 **Необходимость калибровки.
 [[Изображение:pipelined ADC.jpg]]
@@ Строка 54: / Строка 64: @@
 [[Изображение:Time-interleaved_ADC.jpg]]

← Предыдущая		Версия 13:51, 24 февраля 2013
Строка 48:		Строка 48:

	[[Изображение:pipelined ADC.jpg]]		[[Изображение:pipelined ADC.jpg]]
		+
		+	=== АЦП с временным уплотнением (Time-Interleaved ADC) ===
		+
		+	В данной архитектуре используется временное распараллеливание вычислений. На рисунке представлен пример реализации 3-канального АЦП.Тактовый сигнал O0 в 3 раза быстрее чем O1,O2,O3.Первый канал обрабатывает текущие входные данные, в то время как 2 и 3 обрабатывают данные с предыдущих циклов. В данной схеме задержка определяется только самым первым тактовым сигналом, поэтому теоретически можно увеличивать скорость работы и точность при наращивании числа каналов и сохраняя линейный рост энергопотребления и занимаемой площади на кристалле. Однако, это сложно реализовать из-за наличия шумов в тактовых сигналов.
		+
		+	[[Изображение:Time-interleaved_ADC.jpg]]

← Предыдущая		Версия 12:58, 24 февраля 2013
Строка 41:		Строка 41:

	Ещё один вид архитектуры получается из развития двухступенчатого варианта АЦП - конвейерный. На каждой стадии используются одноразрядные преобразователи. В итоге получается количество бит в точности равное количеству шагов. Для организации конвейера необходимо использовать устройство [http://en.wikipedia.org/wiki/Sample_and_hold выборки/хранения](S/H).		Ещё один вид архитектуры получается из развития двухступенчатого варианта АЦП - конвейерный. На каждой стадии используются одноразрядные преобразователи. В итоге получается количество бит в точности равное количеству шагов. Для организации конвейера необходимо использовать устройство [http://en.wikipedia.org/wiki/Sample_and_hold выборки/хранения](S/H).
		+
		+	*Достоинства:
		+	**Меньшая аппаратная сложность.
		+	*Недостатки:
		+	**Необходимость калибровки.

	[[Изображение:pipelined ADC.jpg]]		[[Изображение:pipelined ADC.jpg]]

← Предыдущая		Версия 20:28, 23 февраля 2013
Строка 42:		Строка 42:
	Ещё один вид архитектуры получается из развития двухступенчатого варианта АЦП - конвейерный. На каждой стадии используются одноразрядные преобразователи. В итоге получается количество бит в точности равное количеству шагов. Для организации конвейера необходимо использовать устройство [http://en.wikipedia.org/wiki/Sample_and_hold выборки/хранения](S/H).		Ещё один вид архитектуры получается из развития двухступенчатого варианта АЦП - конвейерный. На каждой стадии используются одноразрядные преобразователи. В итоге получается количество бит в точности равное количеству шагов. Для организации конвейера необходимо использовать устройство [http://en.wikipedia.org/wiki/Sample_and_hold выборки/хранения](S/H).

−	[[Изображение:~~pepilined~~ ADC.jpg]]	+	[[Изображение:pipelined ADC.jpg]]

← Предыдущая		Версия 20:27, 23 февраля 2013
Строка 41:		Строка 41:

	Ещё один вид архитектуры получается из развития двухступенчатого варианта АЦП - конвейерный. На каждой стадии используются одноразрядные преобразователи. В итоге получается количество бит в точности равное количеству шагов. Для организации конвейера необходимо использовать устройство [http://en.wikipedia.org/wiki/Sample_and_hold выборки/хранения](S/H).		Ещё один вид архитектуры получается из развития двухступенчатого варианта АЦП - конвейерный. На каждой стадии используются одноразрядные преобразователи. В итоге получается количество бит в точности равное количеству шагов. Для организации конвейера необходимо использовать устройство [http://en.wikipedia.org/wiki/Sample_and_hold выборки/хранения](S/H).
		+
		+	[[Изображение:pepilined ADC.jpg]]