Аппаратные реализации модулярных сумматоров и умножителей на базе минимизированной таблицы истинности

Материал из Модулярная арифметики
Версия от 10:18, 21 декабря 2015; Turbo (обсуждение | вклад)

(разн.) ← Предыдущая | Текущая версия (разн.) | Следующая → (разн.)
Перейти к: навигация, поиск

В данной статье приведен метод реализации модулярных сумматоров и умножителей на базе таблиц истинности, минимизированных с помощью Espresso.

Описание

Модулярные сумматоры и умножители в силу своей малой размерности могут быть реализованы как произвольная логическая функция и описана в виде таблицы истинности.

Пример Verilog файла

Ссылки на файлы