Результаты синтеза универсальных прямых преобразователей для простых модулей в пределах 8 бит

Текущая версия на 17:12, 26 ноября 2013

[править] Описание эксперимента

Было проведено исследование универсальных прямых преобразователей преобразователей для простых оснований в пределах 8 бит. Для тестирования использовались следующие подходы:

• Комбинационный прямой преобразователь: Пример (Модули: 3 5 7)
• Конвейерный прямой преобразователь: Пример (Модули: 3 5 7)

Исследовались задержка на критическом пути и площадь схем. Разрядность входных данных фиксировалась на 16 битах.

[править] Библиотека стандартных ячеек

NangateOpenCellLibrary.lib

[править] Скрипт для запуска

• combinatorial

lappend search_path "../libs" "../src" 
set target_library "NangateOpenCellLibrary.db"
set link_library [list "*" $target_library]

analyze -f verilog comb_all.v
elaborate forward_conv_module_x
uniquify
current_design forward_conv_module_x
check_design -no_warnings
set_load [load_of [get_lib_pins NangateOpenCellLibrary/INV_X4/A]] [all_outputs]
set_driving_cell -lib_cell DFFRS_X2 -library NangateOpenCellLibrary -pin Q  [all_inputs]
set_max_area 0
set_max_delay -to [all_outputs] 0
compile
report_timing > result2/timingx.rpt
report_area > result2/areax.rpt
remove_design -all 

• synchronous

lappend search_path "../libs" "../src" 
set target_library "NangateOpenCellLibrary.db"
set link_library [list "*" $target_library]

analyze -f verilog seq_all.v
elaborate forward_conv_module_x
uniquify
current_design forward_conv_module_x
check_design -no_warnings
set_load [load_of [get_lib_pins NangateOpenCellLibrary/INV_X4/A]] [all_outputs]
set_driving_cell -lib_cell DFFRS_X2 -library NangateOpenCellLibrary -pin Q  [all_inputs]
set_max_area 0
create_clock clk -period 0.1
set_clock_uncertainty 0.0 [all_clocks]
set_dont_touch_network [all_clocks]
compile
report_timing > result/timingx.rpt
report_area > result/areax.rpt
remove_design -all 

[править] Результаты

[править] Выводы

• Конвейеризация прямого преобразователя позволяет увеличить тактовую частоту почти в 2 раза, при неизменной площади.
• Общая латентность схем в тоже самое время остается практически неизменной
• Есть возможность дальнейшей конвейеризации прямого преобразователя

[править] Файлы с входными данными

• Verilog (zip)

[править] Файл с результатами

• Результаты моделирования (zip)
• Excel-таблица со сводными результатами