Схемы ISCAS85 — различия между версиями

Материал из Модулярная арифметики
Перейти к: навигация, поиск
Строка 3: Строка 3:
 
== Список схем набора ==
 
== Список схем набора ==
 
<table>
 
<table>
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c17</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c17.v verilog]</td></tr>
+
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">Наименование схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">Исходное описание схемы</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate</td><td style="border: 1px solid black; width: 100px; padding: 5px;">В базисе библиотеки Nangate c базовыми вентилями</td></tr>
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c432</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432.v verilog]</td></tr>
+
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c17</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c17.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c17_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c17_flat_cut.v verilog]</td></tr>
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c499</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c499.v verilog]</td></tr>
+
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c432</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c432.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c432_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c432_flat_cut.v verilog]</td></tr>
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c880</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c880.v verilog]</td></tr>
+
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c499</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c499.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c499_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c499_flat_cut.v verilog]</td></tr>
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1355</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1355.v verilog]</td></tr>
+
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c880</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c880.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c880_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c880_flat_cut.v verilog]</td></tr>
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1908</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1908.v verilog]</td></tr>
+
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1355</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1355.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1355_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1355_flat_cut.v verilog]</td></tr>
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c2670</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c2670.v verilog]</td></tr>
+
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c1908</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c1908.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c1908_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c1908_flat_cut.v verilog]</td></tr>
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c3540</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c3540.v verilog]</td></tr>
+
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c2670</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c2670.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c2670_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c2670_flat_cut.v verilog]</td></tr>
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c5315</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c5315.v verilog]</td></tr>
+
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c3540</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c3540.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c3540_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c3540_flat_cut.v verilog]</td></tr>
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c6288</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c6288.v verilog]</td></tr>
+
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c5315</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c5315.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c5315_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c5315_flat_cut.v verilog]</td></tr>
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c7552</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c7552.v verilog]</td></tr>
+
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c6288</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c6288.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c6288_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c6288_flat_cut.v verilog]</td></tr>
 +
<tr><td style="border: 1px solid black; width: 100px; padding: 5px;">c7552</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/c7552.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat/c7552_flat.v verilog]</td><td style="border: 1px solid black; width: 100px; padding: 5px;">[http://vscripts.ru/res/testckt/verilog/ISCAS_flat_cut/c7552_flat_cut.v verilog]</td></tr>
 
</table>
 
</table>
 +
 +
== Используемые библиотеки стандартных ячеек ==
 +
 +
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary.db Исходная библиотека Nangate в ".db" формате]
 +
 +
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_typical_conditional_nldm.lib Исходная библиотека Nangate в ".lib" формате]
 +
 +
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibraryCut.db Сокращенная библиотека базовых стандартных ячеек Nangate в ".db" формате]
 +
 +
[http://vscripts.ru/res/testckt/verilog/libs/NangateOpenCellLibrary_Cut.lib Сокращенная библиотека базовых стандартных ячеек Nangate в ".lib" формате]

Версия 13:21, 10 июля 2014

Набор типовых комбинационных микроэлектронных схем для тестирования эффективности алгоритмов

Список схем набора

Наименование схемыИсходное описание схемыВ базисе библиотеки NangateВ базисе библиотеки Nangate c базовыми вентилями
c17verilogverilogverilog
c432verilogverilogverilog
c499verilogverilogverilog
c880verilogverilogverilog
c1355verilogverilogverilog
c1908verilogverilogverilog
c2670verilogverilogverilog
c3540verilogverilogverilog
c5315verilogverilogverilog
c6288verilogverilogverilog
c7552verilogverilogverilog

Используемые библиотеки стандартных ячеек

Исходная библиотека Nangate в ".db" формате

Исходная библиотека Nangate в ".lib" формате

Сокращенная библиотека базовых стандартных ячеек Nangate в ".db" формате

Сокращенная библиотека базовых стандартных ячеек Nangate в ".lib" формате